基于現(xiàn)場可編程門陣列的數(shù)控延時器的設計
加入技術交流群
1 引言
利用硬件描述語言結(jié)合可編程邏輯器件(pld)可以極大地方便數(shù)字集成電路的設計，本文介紹一種利用vhdl．硬件描述語言結(jié)合現(xiàn)場可編程門陣列（fpga)設計的數(shù)控延時器，延時器在時鐘clk的作用下，從8位數(shù)據(jù)線輸入延時量，到iatch高電平時鎖存數(shù)據(jù)，可以實現(xiàn)對觸發(fā)脈沖trig的任意量的延時。由于延時范圍不同，設計所用到的fpga的資源也不同，本文詳細介紹最大延時量小于觸發(fā)脈沖周期的情況。該延時器的軟件編程和調(diào)試均在muxplus
ii環(huán)境下完成，系統(tǒng)設計選用altera公司的epfl0k30aqc208-3，epc1441型專用電路，與dsp相結(jié)合，應用于雷達目標模擬器的控制部分，實現(xiàn)對目標距離的模擬。
2 設計原理
筆者設計的數(shù)控延時器采用3個串聯(lián)計數(shù)器來實現(xiàn)。由于在觸發(fā)脈沖trig的上升沿開始延時，使用時鐘的上升沿計數(shù)，考慮到vhdl對時鐘描述的限制，設計采用計數(shù)器1產(chǎn)生同步脈沖sync，寬度為tclk，利用sync的高電平觸發(fā)cflag，并在延時結(jié)束后cflag清零；計數(shù)器2計算延時的長度；計數(shù)器3計算所要產(chǎn)生的輸出脈沖output的脈寬，并在計數(shù)結(jié)束時對計數(shù)器2和計數(shù)器3清零。延時器的外部接口電路如圖1所示，原理框圖如圖2所示。整個電路的設計采用同步時鐘計數(shù)以盡量減少因局部時鐘不穩(wěn)定所產(chǎn)生的毛刺和競爭冒險。
該數(shù)控延時器低電平時鎖存數(shù)據(jù)，高電平時改變內(nèi)部寄存器的數(shù)值(與ad9501型數(shù)控延時器的數(shù)據(jù)鎖存端電平相反)。一般情況下，觸發(fā)脈沖與時鐘的上升沿是一致的，如果輸入的觸發(fā)脈沖與時鐘不一致．則整個電路的延時將產(chǎn)生一定的誤差。時序仿真如圖3所示，延時量由dlylh為高電平時數(shù)據(jù)總線data8上的數(shù)據(jù)決定。
該數(shù)控延時器的vhdl硬件描述語言程序如下：
在該程序中，cnt1為延時量，cnt2為輸出脈沖的寬度，cflag為開始計數(shù)的標志。該段程序在觸發(fā)脈沖的周期大于256*tclk時，最大延時量為256*tclk，如果觸發(fā)脈沖周期小于256*tclk，則最大延時量為tclk一toutput (toutput為輸出脈沖的寬度)。
事實上。在實際應用中，延時后的輸出脈沖與輸入的觸發(fā)脈沖的頻率并不相同，譬如在設計雷達目標模擬器時要求延時后產(chǎn)生一連串的7分頻時鐘，時序如圖4所示(延時后產(chǎn)生11個7分頻的脈沖，占空比為2：5)。
要產(chǎn)生上述觸發(fā)脈沖，只需改變計數(shù)器2的長度，并在程序中加入case判斷語句即可。
3 延時范圍討論
3．1 延時范圍小于觸發(fā)脈沖周期
這種情況只需增加數(shù)據(jù)輸入端的位數(shù)，不過一般情況下，數(shù)據(jù)輸入端位數(shù)是固定的，這時可以在fpga的內(nèi)部定義多位的數(shù)據(jù)寄存器。以延時范圍為224*tclk為例，在fpga內(nèi)部定義24位的數(shù)據(jù)寄存器，并定義3條地址線dlylh1、dlylh2和dlylh3，通過8位數(shù)據(jù)總線分3次向數(shù)據(jù)寄存器送數(shù)，送數(shù)時間應在前一脈沖延時結(jié)束之后與下一脈沖到來之前。數(shù)據(jù)送入寄存器的程序如下：
3．2 延時范圍大于觸發(fā)脈沖周期
這種情況在實際應用中比較廣泛．譬如在雷達模擬器的設計中，所模擬的目標的距離范圍一般都很大．因而輸出延時脈沖的延時量將大于1個觸發(fā)脈沖周期，這時在考慮到fpga資源的前提下．可以采用多路延時合并的處理方法。以延時范圍小于4個周期為例，具體時序如圖5所示。
利用sync信號4分頻并產(chǎn)生4路分頻后的信號。在fpga內(nèi)部設計4個延時電路，sync1、sync2、sync3、sync4分別作為4個延時電路的觸發(fā)信號，每個延時電路仿照第一種延時范圍的設計方法，輸出觸發(fā)脈沖通過4個或門送到輸出端output，值得注意的是每個延時電路內(nèi)部都要定義1個與datareg位數(shù)相同的數(shù)據(jù)寄存器。延時數(shù)據(jù)在延時開始時送入內(nèi)部寄存器。使用多路延時合并方法最關鍵的是要產(chǎn)生準確的分頻脈沖．如果產(chǎn)生的脈沖有毛刺．或者電路在設計的時候存在冒險，整個延時系統(tǒng)有可能都不能正常工作。
4 延時誤差分析
以延時范圍小于觸發(fā)脈沖周期為例，分析固定延時及延時誤差。
該延時器在muxplus ii環(huán)境下從輸入時鐘tclk到dlytrig的延時為8．2 ns；產(chǎn)生sync的寬度為tclk。因此在觸發(fā)脈沖上升沿與時鐘信號上升沿對時．該延時電路的固有延時為8．2
ns+2tclk。但一般情況下．觸發(fā)脈沖的上升沿與時鐘的上升沿并不是一致的，根據(jù)二者之間的關系可知，最大延時誤差t滿足：0
由于該數(shù)控延時器使用時鐘來計數(shù)，因此延時量只能為tclk的整數(shù)倍。如果設計者希望有更精確的延時．可以在設計的基礎上外加一片ad9501，該器件的延時可以精確到(ttotal+td)×1/28，其中ttotal是ad9501的總延時，td是ad9501的固有延時。
5 結(jié)束語
本文詳細介紹了利用vhdl硬件描述語言結(jié)合fpga設計一種數(shù)控延時器的方法，討論了延時范圍，分析了延時誤差，該延時器的設計旨在和dsp相結(jié)合實現(xiàn)對延時信號的處理。隨著eda技術的飛速發(fā)展。使用硬件描述語言設計fpga是電子設計人員應該掌握的一門技術。同時，將dsp和fpga技術相結(jié)合是進行數(shù)字信號處理的一種趨勢。
評論