高速模數(shù)轉(zhuǎn)換器AD9057的原理與應(yīng)用
加入技術(shù)交流群
摘要：AD9057是美國(guó)ADI公司生產(chǎn)的高速模數(shù)轉(zhuǎn)換器。它速度高，功耗低，尺寸小，價(jià)格低廉，使用方便。文中介紹了它的工作原理、使用方法和在醫(yī)學(xué)影象儀器中典型應(yīng)用，并結(jié)合實(shí)際應(yīng)用給出了設(shè)計(jì)要點(diǎn)及注意事項(xiàng)面，最后討論了高速模數(shù)轉(zhuǎn)換器在設(shè)計(jì)過(guò)程中應(yīng)遵循的一般原則。
關(guān)鍵詞：高速模數(shù)轉(zhuǎn)換器 醫(yī)用設(shè)備 數(shù)據(jù)采集 AD9057
模數(shù)轉(zhuǎn)換器是現(xiàn)代數(shù)字化儀器儀表中的核心器件。在種類(lèi)繁多的模數(shù)轉(zhuǎn)換器中，美國(guó)ADI（Analog Device International）公司設(shè)計(jì)生產(chǎn)的模數(shù)轉(zhuǎn)換器一直備受推崇，而AD9057更是其的佼佼者。它以高速度、低功耗、小尺寸、價(jià)廉易用等諸多優(yōu)點(diǎn)在醫(yī)學(xué)影象設(shè)備、醫(yī)學(xué)信息設(shè)備中得到廣泛的應(yīng)用。
1 概述
1.1 AD9057的性能特點(diǎn)
AD9057的主要特點(diǎn)如下：
●內(nèi)含8位低功耗模數(shù)轉(zhuǎn)換器；
●具有120MHz模擬信號(hào)帶寬；
●片內(nèi)帶有2.5V基準(zhǔn)電壓源和跟蹤/保持電路；
●1V峰-峰值（Vp-p）模擬電壓輸入；
●采用單一+5V電源供電；
●適用+5V或+3V供電的數(shù)字邏輯系統(tǒng)；
●具有休眠模式，在休眠模式時(shí)的低耗低于10mW；
●具有40MHz、60MHz、80MHz三個(gè)采樣速率等級(jí)可選；
●采用20腳貼片式塑料封裝（20-SSOP）形式，工作溫度范圍為-40～+85℃。
1.2 引腳配置與引腳功能簡(jiǎn)介
AD9057的引腳配置如圖1所示，表1所列為其各引腳功能說(shuō)明。
表1 AD9057的引腳功能
| 片腳號(hào) | 片腳號(hào) | 功 能 |
| 1 | PWRDN | 休眠模式選擇，邏輯“1”使AD9057進(jìn)入休眠模式（數(shù)字輸出處于高阻態(tài)） |
| 2 | VREFOUT | 內(nèi)部參考電壓輸出（典型值+2.5V），需用0.1μF的電容對(duì)地旁路 |
| 3 | VREFIN | 參考電壓輸入（典型值+2.5V） |
| 4，9，16 | GND | 邏輯或數(shù)字地 |
| 5，8 | VD | +5V模擬電源 |
| 6 | BIAS OUT | 交流耦合時(shí)偏置電壓輸出腳（片內(nèi)通過(guò)1k電阻接至VREFIN） |
| 7 | AIN | 模擬信號(hào)輸入 |
| 10 | ENCODE | 采樣時(shí)鐘輸入（上升沿有效） |
| 11～14，17～20 | D7～D4，D3～D0 | 采樣數(shù)據(jù)輸出 |
| 15 | VDD | 數(shù)字電源，通?？捎?V～5V |
2 AD9057的使用
2.1 模擬信號(hào)的輸入
AD9057的模擬信號(hào)輸入為單極輸入，輸入端內(nèi)阻約150kΩ。模擬信號(hào)是首先在輸入端緩沖，然后提供給跟蹤/保持電路（Trace/Hold circuit），該電路能夠在整個(gè)數(shù)據(jù)轉(zhuǎn)換期間保持輸入信號(hào)的穩(wěn)定。在AD9057的輸入端必須提供一個(gè)約+2.5V（±10%誤差、6μA負(fù)載能力）在直流偏置電壓，這個(gè)電壓可以由其它電路提供，也可以直接由AD9057的BIASOUT腳提供。AD9057的模擬信號(hào)輸入耦合方式通常有交流耦合和直流耦合兩種形式，圖2所示為其兩種形式的耦合電路。
2.2 參考電壓
AD9057具有一個(gè)穩(wěn)定的高精度的內(nèi)建+2.5V基準(zhǔn)電壓，具有300μA的負(fù)載能力，由VREFOUT腳輸出，可直接輸入到VREFIN。必須注意，參考電壓的輸出端需要一個(gè)0.1μF的瓷片電容去耦。使用內(nèi)建基準(zhǔn)電壓時(shí)，模擬信號(hào)的峰-峰值、中心值以及電壓范圍等參數(shù)如下：
峰-峰值：VRANGE（p-p）=1V；
中心值：VMIDSCALE=2.5V；
電壓上限：VTOP=3.0V；
電壓下限：Vbottom=2.0V。
在一些基準(zhǔn)電壓要求較高的應(yīng)用中，可以在VREFIN腳輸入一外接基準(zhǔn)電壓，而VREFOUT腳懸空。使用外接基準(zhǔn)電壓時(shí)，模擬信號(hào)的峰-峰值、中心值、電壓范圍如下：
峰-峰值：VRANGE（p-p）=VREFIN/2.5;
中心值：VMIDSCALE=VREFIN；
電壓上限：VTOP=VREFIN+VRANGE/2；
電壓下限：Vbottom=VREFIN-VRANGE/2。
2.3 數(shù)字邏輯接口
AD9057的數(shù)字邏輯接口的通用性使之可以很方便地用于由+5V或+3V供電的數(shù)字系統(tǒng)。對(duì)于輸入信號(hào)（主要是采用時(shí)鐘ENCODE和掉電控制PWRDN），邏輯“1”的電平只需大于+2V，邏輯“0”的電平只需小+0.8V即可；對(duì)于輸出信號(hào)，當(dāng)數(shù)字電源VD為+5V時(shí)，輸出邏輯“1”的電平將大于+4.95V；當(dāng)數(shù)字電源VD電壓為+3V，輸出邏輯“1”的電平將大于+2.95，而兩種情況下的邏輯“0”的電平均小于+0.05V。
2.4 時(shí)序和功耗
AD9057的采樣頻率依據(jù)芯片的采樣速率等級(jí)可為5～80MSPS，采樣時(shí)鐘的占空比一般為50%，占空比的變化將影響AD9057的工作性能；AD9057的全速工作時(shí)的功耗約190～280mW，在休眠模式時(shí)的功耗約6～10mW。
3 在醫(yī)學(xué)影色設(shè)備中的應(yīng)用
AD9057模數(shù)轉(zhuǎn)換器以其速度高、功耗低、尺寸小、價(jià)格低廉、使用方便等優(yōu)點(diǎn)以及卓越的高速采樣和寬帶模擬信號(hào)輸入性能使得它可成為醫(yī)學(xué)影色設(shè)備系統(tǒng)中視頻信號(hào)模數(shù)轉(zhuǎn)換的理想選擇器件。圖3是應(yīng)用AD9057高速數(shù)轉(zhuǎn)換器在醫(yī)學(xué)影象設(shè)備系統(tǒng)中來(lái)完成視頻RGB信號(hào)數(shù)字化的原理框圖，圖4為其實(shí)際電路原理圖。
4 應(yīng)用說(shuō)明
雖然AD9057在使用上非常簡(jiǎn)單，對(duì)外部條件的要求并不苛刻，調(diào)試起來(lái)也不復(fù)雜。但是，在具體設(shè)計(jì)應(yīng)用線路時(shí)，尤其是印刷線路板的布局布線上，它也同其它高速模數(shù)轉(zhuǎn)換器一樣，要注意遵循一定的規(guī)則，如果違背這些原則，則可能造成信號(hào)噪聲增大甚至根本沒(méi)有數(shù)字?jǐn)?shù)據(jù)輸出。根據(jù)高速數(shù)轉(zhuǎn)換器的應(yīng)用經(jīng)驗(yàn)，使用時(shí)應(yīng)注意以下幾點(diǎn)：
（1）電源的選擇：最好使用低噪聲的線性電源，如三端穩(wěn)壓器78L12、78L05等線，線性電源應(yīng)盡可能地靠近高速模數(shù)轉(zhuǎn)換器，一般不要用開(kāi)關(guān)電源作為高速模數(shù)轉(zhuǎn)換器的電源；
（2）電源的去耦：模擬電源、數(shù)字電源、基準(zhǔn)電源和輸入公共端等應(yīng)采用0.1μF的電容和2.2μF的雙極性電容并聯(lián)來(lái)對(duì)各自的地進(jìn)行旁路去耦。去耦電容應(yīng)盡量靠近高速模數(shù)轉(zhuǎn)換器，最好采用表面貼裝元件以使引線最短，在布局上應(yīng)和高速模數(shù)轉(zhuǎn)換器在同一層面，以減少寄存器的電感和電容。所選擇的電容應(yīng)當(dāng)具有良好的高頻去耦牧 場(chǎng)生 ，通常最好選用瓷片電容；
（3）地的處理：模擬地和數(shù)字地實(shí)際上分隔開(kāi)將有助于消除電容性耦合和干擾，應(yīng)當(dāng)使用具有完整而獨(dú)立的地平面和電源平面的多層電路板，以保證信號(hào)的完整性。如果模擬地與數(shù)字地已充分隔離，那么可將所有的接地引腳置于同一平面。采用獨(dú)立的接地平面時(shí)，應(yīng)考慮高速模數(shù)轉(zhuǎn)換器模擬地和數(shù)字地的物理位置。兩個(gè)地平面之間的阻抗應(yīng)盡可能的小，兩者之間的交流和直流電壓差應(yīng)低于0.3V，以避免器件的損壞和死鎖。模擬地和數(shù)字地應(yīng)單點(diǎn)連結(jié)，可以用低阻值表貼電阻（1～5Ω、鐵氧體磁珠連結(jié)或直接短路，避免充滿噪聲的數(shù)據(jù)地電流對(duì)模擬地的干擾；
（4）采樣時(shí)鐘的處理：采樣時(shí)鐘輸入應(yīng)作為模擬輸入信號(hào)來(lái)處理，并遠(yuǎn)離任何模擬輸入和數(shù)字信號(hào)，在時(shí)鐘末端靠近高速模數(shù)轉(zhuǎn)換器的地方應(yīng)使用高速CMOS緩沖器（如74AHCT04）來(lái)改進(jìn)時(shí)鐘的性能，從而減少過(guò)沖和振鈴，時(shí)鐘的不穩(wěn)定將不可降低高速模數(shù)轉(zhuǎn)換的性能；
（6）高速數(shù)字信號(hào)線應(yīng)盡量遠(yuǎn)離模擬信號(hào)線；
（7）模擬信號(hào)輸入腳兩邊應(yīng)布模擬地線，以使之與數(shù)字信號(hào)和時(shí)鐘隔離開(kāi)來(lái)；
（8）所有信號(hào)線應(yīng)盡可能短，且應(yīng)避免90°拐角。
評(píng)論