開關電流電路主要誤差的改善的主要方案

　　1 時鐘饋通誤差分析

　　時鐘饋通誤差是一個復雜的物理現(xiàn)象，在這里以第二代開關電流存儲單元為例進行分析。

　　圖1為存儲單元，圖2為開關斷開時的電荷注入示意圖。

　　對圖1所示的存儲單元，Ms的溝道電荷可以近似地描述為：

　　其中：Cax是柵氧化層單位面積電容;wseff和Lseff分別是Ms的有效溝道寬度和長度;Vgs是Ms的柵一源電壓;VT是Ms的閾值電壓，由式(2)給出：

　　式中：2 |φF|是強反型層表面勢壘;r是體閾值參數(shù);VT0是Vgs=0時的閾值電壓。

　　一般情況下，1 V

　　將式(3)代入式(1)，得到注入存儲電容的溝道電荷為：

　　其中：aq表示溝道電荷注入存儲電容的分配系數(shù)，典型值為：aq=1/2。由柵極擴散覆蓋電容Co1，注入存儲電容的電荷為：

　　根據(jù)式(4)和式(5)司得整個注入電荷的總量為：

　　式中：mi=ii/j,稱為調(diào)制指數(shù)。將式(9)代入式(8)，得：

　　2 傳輸誤差分析

　　開關電流電路屬于電流模式電路，其基本結(jié)構(gòu)的等效電路如圖3所示。

　　從圖3可以看出，上一級電路的輸出電阻與下一級電路的輸入電阻并聯(lián)。設上一級電路的輸出電流為Iout，輸出電阻為Rout，下一級電路的輸入電流為Iin，輸入電阻為Rin。，則下一級電路的輸入電流為：

　　從式(12)可看出，增大輸出電阻或減小輸入電阻都可以減小傳輸誤差。

　　3 誤差的改善方法

　　(1)時鐘饋通誤差的改善。改善時鐘饋通誤差可采用S2I電路。圖4給出S2I存儲單元的電路和時序。它的工作原理為：在φ1a相，Mf的柵極與基準電壓Vref相連，此時Mf為Mc提供偏置電流JoMc中存儲的電流為ic=J+ii。當φ1a由高電平跳變?yōu)榈碗娖綍r，由于時鐘饋通效應等因素造成Mc單元存儲的電流中含有一個電流誤差值，假設它為△ii。，則Mc中存儲的電流為ic=J+ii+△ii。在φ1b相期間，細存儲管Mf對誤差電流進行取樣，由于輸入電流仍然保持著輸入狀態(tài)，所以Mf中存儲的電流為If=J+△ii。當φ1b由高電平跳變?yōu)榈碗娖綍r，考慮到△ii。

　　(2)傳輸誤差的改善。從前面的分析知，增大輸出電阻或減小輸入電阻都可以減小傳輸誤差。下面介紹一種調(diào)整型共源共柵結(jié)構(gòu)電路，見圖5。

　　由圖5可計算出輸出電阻為：

　　與圖1中第二代基本存儲單元相比，輸出電阻增大

　　結(jié)合S2I電路與調(diào)整型共源共柵結(jié)構(gòu)電路的優(yōu)點，構(gòu)造調(diào)整型共源共柵結(jié)構(gòu)s2I存儲單元，見圖6。

　　4 仿真及結(jié)果

　　采用0.5 pm標準數(shù)字CMOS工藝對圖6電路仿真，仿真參數(shù)如表1所示：

　　

　　所有NMOS襯底接地，所有PMOS襯底接電源。所有開關管寬長比均為0.5/μm/0.5 μm。輸入信號為振幅50μA，頻率200 kHz的正弦信號，時鐘頻率5 MHz，V ref一2.4 V，VDD=5 V。表1中給出了主要晶體管仿真參數(shù)。HSpice仿真結(jié)果見圖7(a)。對圖1中第二代基本存儲單元仿真結(jié)果見圖7(b)。

　　從圖7中可以看出，調(diào)整型共源共柵結(jié)構(gòu)S2I電路大大提高了精度。圖8(a)是圖7的放大圖，圖8(b)是Matlab中的理想波形。從圖8(a)可以看出，在A點時，輸出開關斷開，輸入開關閉合，輸出電流變?yōu)榱?。在AB區(qū)間內(nèi)，輸入信號對存儲管的寄生電容充電。在B點，輸出開關閉合，輸入開關斷開，輸出電流為B點的電流值，半個時鐘周期后，在C點，輸出開關斷開，輸入開關閉合，繼續(xù)重復上一周期對輸入電流的采樣一保持。整個電路全由MOS管構(gòu)成，依靠晶體管的柵極寄生電容對輸入信號采樣一保持，所以可以與標準數(shù)字CMOS工藝兼容，與數(shù)字電路集成在1塊芯片上。與Matlab中的理想波形對比后可以看出此電路的性能相當精確。

　　

　　5 結(jié) 語

　　與開關電容電路相比，開關電流電路不需要線性浮置電容，能夠與標準數(shù)字CMOS工藝兼容。但是由于誤差的存在，至今無法完全取代開關電容電路。這里分析了開關電流電路中的時鐘饋通誤差與傳輸誤差，并提出了解決辦法，從仿真結(jié)果可以看出改進后的電路性能大大提高，精確完成了對輸人信號的采樣一保持。