16位ADC提供19位分辨率的電路設(shè)計(jì)

許多數(shù)據(jù)采集系統(tǒng)都要求高精度和快速采集數(shù)據(jù)，以便允許該系統(tǒng)能夠檢測小信號并且能將更多的傳感器通道*在同一系統(tǒng)。傳感器通道越多，系統(tǒng)的外形就能夠越小，成本和功耗也越低。遠(yuǎn)程光通信和醫(yī)用設(shè)備（例如，CT掃描儀）即得益于快速和高精度的數(shù)據(jù)采集系統(tǒng)。在光功率系統(tǒng)（例如，激光泵）中，需要不斷監(jiān)視其功率水平。在這種數(shù)據(jù)采集系統(tǒng)中，對于需要≥90dB動態(tài)范圍的輸入激光功率，其激光控制環(huán)路響應(yīng)時間要求具有1MSPS的采樣率。在CT掃描儀中，數(shù)據(jù)采集系統(tǒng)必須具有16 b到22 b的分辨率，以便處理通過各種人體組織的寬動態(tài)范圍的X射線信號。該系統(tǒng)需要大量的光檢測器（較多的數(shù)據(jù)采集通道）和高精度數(shù)據(jù)采集以提高圖像分辨率。

以上兩個例子說明了系統(tǒng)要求的是相對精度，而非絕對精度。盡管能夠檢測出10nW的功率變化相對于1μW的輸入光功率很重要，但同樣的10nW變化作為1.00001mW與1mW之差的絕對值則顯得無足輕重。然而表征模數(shù)轉(zhuǎn)換器（ADC）精度的技術(shù)指標(biāo)--積分線性誤差（INL）是一種絕對誤差。為了獲得最佳相對精度，本文提出一種創(chuàng)新的解決方案是在精密ADC前端使用可編程增益放大器（PGA）。AD7677 ADC的滿量程線性誤差為±15 ppm（在16 bit分辨率條件下為±1 LSB）。在此ADC前端的PGA達(dá)到穩(wěn)定狀態(tài)的建立時間必須足夠快，以便與具有相同分辨率ADC的轉(zhuǎn)換速度相匹配。另外，該P(yáng)GA還必須具有盡可能低的噪聲，因?yàn)樗鼪Q定數(shù)據(jù)采集系統(tǒng)的信噪比（SNR）。為了解決這些問題，本設(shè)計(jì)中的放大器采用AD8021運(yùn)算放大器，它具有滿足設(shè)計(jì)要求的速度、精度和快速建立時間，并且其電壓噪聲譜密度僅為2 nV/√Hz。圖1示出該P(yáng)GA增益設(shè)置與其ADC精度的對應(yīng)關(guān)系。當(dāng)輸入信號幅度很低時能使該系統(tǒng)達(dá)到19 b精度。

圖1 在16位 ADC前端使用一個PGA能將其精度提高到19 位

ADC的相對精度通常是指在滿度范圍被校準(zhǔn)的情況下，任意數(shù)字量所對應(yīng)的模擬量實(shí)際值與理論值之間的偏差最大值，用相對滿度范圍百萬分比（ppm）表示（也可用百分比，或LSB表示），再加減（±）其系統(tǒng)測量過程引起的最小絕對誤差所對應(yīng)的ppm。圖2所示的電路設(shè)計(jì)能達(dá)到107ppm±1.9ppm的相對精度。模擬多路復(fù)用器IC4含有多個帶寬較小的通道以便利用ADC的1MSPS采樣率。因?yàn)镻GA對多路復(fù)用器表現(xiàn)為高輸入阻抗，所以可級聯(lián)多個多路復(fù)用器，從而增加通道數(shù)。多路復(fù)用器還具有一個校準(zhǔn)輸入端口，從而利用一個校準(zhǔn)基準(zhǔn)電壓就可以簡便地校準(zhǔn)每次增益設(shè)置引起的失調(diào)電壓和增益誤差。校準(zhǔn)僅需要在加電或工作條件（例如，溫度）發(fā)生變化時進(jìn)行。放大鏈路由多路復(fù)用器、比較器、前置放大器和ADC組成。AD7677具有逐次逼近型結(jié)構(gòu)，它允許放大鏈路中的單獨(dú)部分同時工作。當(dāng)ADC對一個通道進(jìn)行采樣時，其比較器和放大器可以使隨后的通道達(dá)到穩(wěn)定。因此，該數(shù)據(jù)采集系統(tǒng)能以ADC的最大采樣速率工作。

圖2 通過PGA與16 位ADC結(jié)合使系統(tǒng)提供19 位精度

在模擬多路復(fù)用器達(dá)到穩(wěn)定之后，快速比較器IC1立刻完成適當(dāng)?shù)脑鲆嬖O(shè)置。比較器的閾值電壓使信號被IC6 和IC7放大后不會飽和或嵌位。AD8561 比較器的響應(yīng)時間為7 ns，它提供一個鎖定信號，能夠在放大器達(dá)到穩(wěn)定期間和ADC捕獲信號期間保持增益不變。通常的PGA配置要求用戶在輸入端施加信號之前預(yù)先設(shè)置放大器的增益。圖2中的PGA具有"自動設(shè)置增益范圍"的特點(diǎn)，它能夠選擇最適當(dāng)?shù)腜GA增益以獲得最高精度而不引起信號飽和或嵌位。比較器包含滯后電路，以便在信號接近某一個具體增益范圍限制時減少設(shè)置的增益變化。該電路能自動將ADC的精度提高到19位，同時又能保持其1MSPS的全速采樣速率。

IC6 使用1或8的增益設(shè)置對多路復(fù)用器的輸出信號進(jìn)行放大，如果需要提供最大可達(dá)到25的不同增益，可以改變反饋網(wǎng)絡(luò)電阻。模擬開關(guān)IC3控制增益的設(shè)置。運(yùn)算放大器AD8021的高增益帶寬乘積能提供足夠的帶寬，因而其補(bǔ)償電容對所有的增益保持相同。放大器IC7 為ADC產(chǎn)生差分輸入信號。比較器和放大器的建立時間以及ADC的捕獲時間都遠(yuǎn)小于ADC 的1μs的轉(zhuǎn)換時間。ADC兩個輸入端的RC噪聲濾波器R1/C1和R2/C2，它們占用額外時間。這些濾波器限制PGA的噪聲帶寬。當(dāng)IC7 的增益為-1時，PGA是數(shù)據(jù)采集系統(tǒng)主要的噪聲源。

圖3示出該電路設(shè)計(jì)的線性誤差。在這種最高增益設(shè)置條件下達(dá)到如此低的線性誤差（圖中示出最大值為0.44 LSB，最小值為-0.37 LSB）并非易事。這相當(dāng)于±0.9 ppm的典型誤差。當(dāng)增益為8時，輸出噪聲為85 μV rms。如果需要，可以利用軟件平均進(jìn)一步減少噪聲。圖4示出使用AD7677*估板構(gòu)成的完整數(shù)據(jù)采集系統(tǒng)，印制電路板面積為15×30 mm。

圖3 數(shù)據(jù)采集系統(tǒng)對于所有可能ADC數(shù)字量的線性誤差


圖4 以1美分硬幣為參照的完整數(shù)據(jù)采集系統(tǒng)的相對尺寸