2.5Gb/s 0.35μm CMOS光接收機前置放大器設(shè)計

近年來，隨著社會信息化程度不斷提高，信息交換量呈爆炸性增長，光纖通信干線系統(tǒng)以其高速、大容量的優(yōu)點被廣泛應(yīng)用于電信網(wǎng)、計算機網(wǎng)絡(luò)。2．5 Gb/s超高速光纖通信系統(tǒng)已經(jīng)投入使用。作為光纖通信系統(tǒng)中光接收機的關(guān)鍵部分，前置放大器的性能在很大程度上決定了整個光接收機的性能。

過去，對于高速的集成電路，多采用GaAs工藝來實現(xiàn)。但是隨著深亞微米CMOS工藝的不斷發(fā)展，柵長不斷減小，現(xiàn)在0．35μm CMOS管的截止頻率已經(jīng)達到13．5 GHz，可以實現(xiàn)高速的集成電路。本文采用臺灣TSMC0．35μmCMOS工藝實現(xiàn)了用于光纖傳輸系統(tǒng)STM- 16 (2.5Gb/s)速率級的前置放大器。

1 前置放大器簡介

前置放大器在光接收機系統(tǒng)中所處位置如圖1所示。由圖1可見，光接收機主要由：光檢測器、前置放大器、主放大器、數(shù)據(jù)判決電路、時鐘恢復(fù)電路和分接器等電路組成。其中前置放大器處在光接收機系統(tǒng)的前端，處理的是微弱的信號，因此他的性能將直接影響整個光接收機的性能。

在接收機中，檢測器感應(yīng)光信號，輸出μA級電流脈沖信號。而前置放大器的作用就是將此電流信號放大并轉(zhuǎn)化成電壓信號，主放大器將前置放大器輸出的電壓小信號放大至一個足夠大且恒定的幅度，以便驅(qū)動后續(xù)時鐘恢復(fù)和數(shù)據(jù)判決電路。時鐘恢復(fù)和數(shù)據(jù)判決電路用來實現(xiàn)時鐘和數(shù)據(jù)的再生。最后分接器把高速數(shù)據(jù)流分接為低速數(shù)據(jù)流。所以對前置放大器有以下幾點要求：

(1)盡量減小電路本身引入的噪聲。
(2)有足夠高的增益，提高靈敏度。
(3)與信號速率相適應(yīng)的帶寬。

2 電路分析

要把電流信號轉(zhuǎn)化成電壓信號，一種有效的方案是采用跨阻型前置放大器，如圖2所示。

這種類型的放大器通過反饋電阻Rf提供負反饋，能提供一定的增益和大的帶寬。

跨阻放大器的帶寬表示為


其中：RiRf/A為放大器的輸入阻抗。

圖2中A為放大器的開環(huán)增益；CT為輸入寄生電容，包括光檢測器的結(jié)電容和封裝電容。所以，可以看出輸入電阻和輸入電容決定了放大器的帶寬。例如，減小Rf，會使增益減小、帶寬變寬。但Rf減小會使電路的噪聲變大，降低放大器的靈敏度。因此，為達到電路的設(shè)計要求就需在噪聲、增益和帶寬等性能之間進行折衷。

3 電路設(shè)計

前置放大器的結(jié)構(gòu)框圖如圖3所示。

圖3中光檢測器等效為電流源iin和電容Cin并聯(lián)，Cin為結(jié)電容；另外，在前置放大器后增加了基本差分放大單元如圖4所示，目的是實現(xiàn)電路的雙端輸出(其后主放大器為雙端輸入)并放大信號。采用兩級差分放大器，之間用源極跟隨器實現(xiàn)前一級輸出和后一級輸入的直流電平相匹配。

差分放大器的兩輸入端分別與跨阻放大器的輸出端直接連接和通過一個RC濾波網(wǎng)絡(luò)連接，從而保證基本差分放大器兩輸入端具有相同的直流電平。RC低通網(wǎng)絡(luò)的RC常數(shù)決定了前置放大器的低頻截止頻率fL。在fL一定的情況下，R越大，所需要的C就越小。

跨阻放大器如圖5所示，采用電壓并聯(lián)負反饋的形式。由共源放大和源極跟隨組成基本放大部分，與Rf共同構(gòu)成電壓并聯(lián)負反饋。

4 模擬結(jié)果

采用臺灣TSMC0．35μmCMOS工藝提供的BSIM3元件模型和商用的SmartSpice電路仿真軟件對前置放大器進行了仿真。

模擬交流分析得到的幅頻特性曲線如圖6所示。放大器總的增益為73 dBΩ，3 dB帶寬為2．2 GHz。低頻截止頻率為50 kHz。

圖7為輸入5μA，2．5 Gb/s的偽隨機序列，采用SmartSpice分析所得輸出眼圖。

5 版圖設(shè)計

前置放大器核版圖如圖8所示，圖中左上部分為跨阻放大器，是一個不對稱的圖形。右半部分是兩級差分放大器，由于是對稱的圖形，所以在繪制版圖時可以只畫上邊部分，然后復(fù)制翻轉(zhuǎn)下來?？缱璺糯笃骱筒罘址糯笃髦g是RC低通網(wǎng)絡(luò)的電阻，電容值比較大，采用外接形式。上下邊界處圖形為電源線，線的寬度要足夠?qū)?，以免電流過大燒毀。中間橫線為地線，同時使用兩層金屬，這樣既減小了線寬、節(jié)省了面積又能保證通過大的電流。

該版圖采用Cadence設(shè)計工具設(shè)計。面積為40．15 mm×0．20 mm。該芯片已通過臺灣TSMC0．35μm的N阱、兩層多晶硅、四層金屬的CMOS工藝流片，由于前置放大器和主放大器一同流片，芯片總面積為1 mm×0．70 mm。

芯片顯微放大照片如圖9所示，圖中左半部分為前置放大電路，右半部分為限幅放大電路。

6 結(jié)果測試

由于測試條件所限，測試中只能用偽隨機碼發(fā)生器產(chǎn)生的電壓脈沖信號來代替高速的脈沖電流信號，測試系統(tǒng)框圖如圖10所示。

圖11為整個芯片在片測試結(jié)果。前置放大器輸入為2．5 Gb/s峰峰值10 mV的電壓信號，主放大器輸出擺幅為200 mVp－p。

輸出數(shù)據(jù)的眼圖中心上偏約60 mV，這是因為測試采用單端輸出。雙端輸出時無此現(xiàn)象。

7 結(jié) 語

本文介紹了采用0．35μmCMOS工藝實現(xiàn)用于SDH系統(tǒng)STM-16速率級光接收機的前置放大器的設(shè)計。電路模擬結(jié)果和對芯片測試結(jié)果令人滿意，準備做印刷電路板對其進一步測試，并進行優(yōu)化改進。