把DAC的輸出從單端模式轉(zhuǎn)換到差分模式的電路

　　高速 DAC，比如模擬器件(Analog Devices)公司的 AD9776/78/79 TxDAC 系列，能提供差分輸出，但對于低端交流電應(yīng)用或高精度電平設(shè)置應(yīng)用，配備差分轉(zhuǎn)換電路的單端電流輸出 DAC 提供了一種新穎的方法來生成差分波形控制功能。圖 1 中的基本電路組合了電流輸出 DAC（即 IC₁，如 8 位AD5424 DAC）和一個單端至差分運算放大級IC₂、IC_3A、IC_3B——來產(chǎn)生要求的輸出。對于雙電源應(yīng)用，可選擇 DAC 的單極工作模式來達到 DAC 的最優(yōu)性能。DAC 利用單一運算放大器提供了雙象限倍增或單極輸出電壓擺動。DAC 的輸出需要緩沖器，這是因為對施加到 DAC 輸入端的代碼進行改變，就會改變它的輸出阻抗。

　　以下公式定義了電路的輸出電壓：V_OUT=-V_REF×(D/2^N)，其中 N 定義了輸入位數(shù)，V_REF 是基準電壓，D 是二進制代碼的十進制等價值。為了生成正共模電壓，可把負電壓用作 DAC 的基準電壓。DAC 的內(nèi)部設(shè)計可容納 -10 V ~ +10V 的交流電基準輸入信號。在這種模式中，當您依靠一個 5V 電源對DAC 供電時，它為四分之一滿刻度代碼變化提供 5Msps 最大更新速率。只有當您的應(yīng)用需要可調(diào)增益時，才使用電阻器 R₁ 和 R₂。

　　單端至差分級由兩個交叉耦合運算放大器組成，電阻器 R₅ 和 R₆ 配置成一個單位增益跟隨器。為了實現(xiàn)對稱電路，各輸出還作為單位增益反相器通過 R₇ 和 R₈ 互相驅(qū)動。向運算放大器 IC₂ 的正端子施加的電壓設(shè)定了電路的共模電壓。電阻器 R₃ 和 R₄ 控制著差分電壓的大小。請注意應(yīng)用的輸出負載要求以及運算放大器的輸入電壓和輸出電壓能力。

　　對于單電源應(yīng)用，可在反向模式中使用電流輸出 DAC，其中，把基準電壓 V_IN 施加到 DAC的I_OUT1引腳，并從 DAC 的 V_REF 端獲得輸出電壓（圖2）。在這種配置中，正基準電壓產(chǎn)生正輸出電壓。該電路不使用 DAC 的反饋電阻器 R_FB，并且它與 I_OUT1 之間的連接防止了雜散電容效應(yīng)。DAC 的基準輸入有一個阻抗，該阻抗隨施加的代碼而變化，因此需要一個低阻抗源。

　　請注意：DAC梯型電路中的各開關(guān)不再具有相同的源極至漏極驅(qū)動電壓，這又把輸入電壓限制在低電壓。結(jié)果，各開關(guān)的接通電阻各有不同，并降低了DAC的線性度。另外，該模式還把最高更新速率限制在1.5Msps。您可以使用雙運算放大器的若干部分來緩沖 DAC 的輸入，并放大 DAC 的輸出電壓（圖 3）。該電路的預定應(yīng)用決定了您對配套放大器的選擇。對于低速的精密應(yīng)用，運算放大器需要很低的輸入偏置電流和輸入偏移電壓，以避免 DAC 的 DNL（差分非線性）性能的惡化。例如，AD8628 在室溫和5mV最高輸入偏移電壓下提供 100pA最大偏置電流。運算放大器的低頻噪聲在精密電平設(shè)置應(yīng)用中很重要，而AD8628規(guī)定的0.1 Hz ~ 10Hz噪聲低于 0.5mV p-p。它的滿擺幅輸入和輸出使它非常適用于單電源電路。

　　對于高速系統(tǒng)應(yīng)用，運算放大器的轉(zhuǎn)換率不得主導 DAC 的轉(zhuǎn)換率。運算放大器的帶寬必須寬到足以驅(qū)動反饋負載，并且不得限制電路的總帶寬，而 DAC的輸出電壓穩(wěn)定時間應(yīng)該決定電路的最高更新速率。圖1和圖2中的AD8042提供170MHz 帶寬和 225V/ms轉(zhuǎn)換率，使它很容易實現(xiàn)這些結(jié)果。其它高速運算放大器，如 AD8022、AD8023、AD8066，在本應(yīng)用中也工作得很好。

　　DAC 只消耗 0.4mA 電源電流，因此運算放大器主導著電路的功耗。為了盡量縮小電路在 印制電路板上的占位面積，您可用單一 AD8044 四芯運算放大器來代替圖 2 中的所有四個運算放大器。在 1.4V 共模電壓和 0.6V 差分信號下，數(shù)字化 8 點正弦波的單端至差分轉(zhuǎn)換產(chǎn)生了差分輸出（圖 3）。