高速ADC的性能測試

摘要：針對某信號處理機(jī)中的高速A/D轉(zhuǎn)換器（ADC）的應(yīng)用，利用數(shù)字信號處理機(jī)的硬件平臺，采用純正弦信號作為輸入信號，用數(shù)字信號處理器（DSP）控制采樣，并將A／D轉(zhuǎn)換后的數(shù)據(jù)存儲，進(jìn)行FFT變換，進(jìn)而來分析ADC的信噪比及有效位數(shù)。該測試方法具有全數(shù)字、可編程、精確度高等優(yōu)點(diǎn)，是較為先進(jìn)的測試方法。關(guān)鍵詞：AD轉(zhuǎn)換器 信噪比 有效位數(shù) FFT DSP 目前的實(shí)時(shí)信號處理機(jī)要求ＡＤＣ盡量靠近視頻、中頻甚至射頻，以獲取盡可能多的目標(biāo)信息。因而，ＡＤＣ的性能好壞直接影響整個(gè)系統(tǒng)指標(biāo)的高低和性能好壞，從而使得ＡＤＣ的性能測試變得十分重要。 ＡＤＣ靜態(tài)測試的方法已研究多年，國際上已有標(biāo)準(zhǔn)的測試方法，但靜態(tài)測試不能反映ＡＤＣ的動(dòng)態(tài)特性，因此有必要研究動(dòng)態(tài)測試方法。動(dòng)態(tài)特性包括很多，如信噪比（ＳＮＲ）、信號與噪聲＋失真之比（ＳＩＮＡＤ）、總諧波失真（ＴＨＤ）、無雜散動(dòng)態(tài)范圍（ＳＦＤＲ）、雙音互調(diào)失真（ＴＴＩＭＤ）等。本文討論了利用數(shù)字方法對ＡＤＣ的信噪比進(jìn)行測試，計(jì)算出有效位數(shù)，并通過測試證明了提高采樣頻率能改善ＳＮＲ，相當(dāng)于提高了ＡＤＣ的有效位數(shù)。在本系統(tǒng)中使用了ＡＤ９２２４，它是１２ｂｉｔ、４０ＭＳＰＳ、單５Ｖ供電的流水線型低功耗ＡＤＣ。１ 測試系統(tǒng)原理 傳統(tǒng)的動(dòng)態(tài)測試方法是用高精度ＤＡＣ來重建ＡＤＣ輸出信號，然后用模擬方法分析（如圖１所示）。但這樣的測試方法復(fù)雜、精度低、能測試的指標(biāo)有限。國外從２０世紀(jì)７０年代起研究用數(shù)字信號處理技術(shù)對ＡＤＣ進(jìn)行動(dòng)態(tài)測試，主要方法有正弦波擬合法[１]、ＦＦＴ法[２～３]、直方圖法[４]等，而國內(nèi)這方面的研究則剛剛起步。 本文介紹的測試系統(tǒng)是利用作者開發(fā)的數(shù)字信號處理機(jī)中的ＤＳＰ及其仿真系統(tǒng)來進(jìn)行數(shù)據(jù)的采集、存儲、處理及顯示，從而構(gòu)成可編程、數(shù)字化的ＡＤＣ性能測試系統(tǒng)。 在該信號處理機(jī)中，首先采用兩路ＡＤＣ進(jìn)行Ｉ、Ｑ正交采樣；然后用ＤＳＰ并行系統(tǒng)進(jìn)行數(shù)據(jù)的ＦＦＴ運(yùn)算、求模以及恒虛警處理；最后將結(jié)果通過并口傳給筆記本電腦進(jìn)行顯示。實(shí)時(shí)信號處理機(jī)原理框圖如圖２所示。其中，ＤＳＰ芯片是ＡＤＳＰ２１０６０，主頻為４０ＭＨｚ。它可以通過ＪＴＡＧ接口與ＰＣ機(jī)相連。ＰＣ機(jī)上運(yùn)行ＤＳＰ的在線仿真軟件，能夠?qū)崟r(shí)地控制ＤＳＰ的運(yùn)行，并將處理結(jié)果以數(shù)據(jù)或圖形的方式顯示或存儲起來。 前面講過，過去對ＡＤＣ進(jìn)行測試是用模擬方法(如圖１)，并且需要高性能的Ｄ／Ａ轉(zhuǎn)換器?，F(xiàn)在則利用計(jì)算機(jī)進(jìn)行數(shù)字信號處理，可以實(shí)現(xiàn)數(shù)字化的測試?，F(xiàn)取處理機(jī)中的一路ＡＤＣ搭建測試系統(tǒng)，如圖３所示。 在本測試系統(tǒng)中，使用信號發(fā)生器產(chǎn)生單頻正弦信號，ｆ＝１．８６２５ＭＨｚ。采樣頻率ｆｓ由可編程邏輯器件（ＥＰＬＤ）產(chǎn)生，可產(chǎn)生的采樣時(shí)鐘頻率為３．７２５ＭＨｚ和７．４５ＭＨｚ兩種，可對正弦信號進(jìn)行整數(shù)倍采樣（２倍和４倍）。這里將正弦信號采樣數(shù)據(jù)取為２５６個(gè)來進(jìn)行處理。２ ＡＤＣ動(dòng)態(tài)指標(biāo) ２．１ 信噪比 對于理想的ＡＤＣ來說，在奈奎斯特帶寬內(nèi)的噪聲電壓有效值可表示為ｑ／根號12。ｑ表示最低位碼的權(quán)值，即ＡＤＣ的量化電壓，該值與輸入信號的幅度和頻率無關(guān)。對于一個(gè)滿度的正弦波輸入信號，理論上的信噪比(ＳＮＲ)可表示為： ＳＮＲ＝６．０２Ｎ＋１．７６ｄＢ＋１０ｌｇ（ｆｓ／２Ｂ） （１） 式中，Ｎ是ＡＤＣ的位數(shù)，ｆｓ是采樣頻率，Ｂ是模擬輸入信號的帶寬。上式右邊第三項(xiàng)表示增加采樣頻率（過采樣）可提高信噪比。 ２．２ 有效位數(shù) 實(shí)際上ＡＤＣ的誤差表現(xiàn)為靜態(tài)及動(dòng)態(tài)非線性誤差，并且動(dòng)態(tài)誤差隨輸入信號壓擺率的增加而變大。因此實(shí)際測量的信噪比要比理論上的小一些。計(jì)算有效位數(shù)（ＥＮＯＢ）可以從對方程（１）的Ｎ求解得到。 ＥＮＯＢ（Ｎ）＝6.02N+1.76dB+10lg(fs/2B) （２）采用ＤＥＴ技術(shù)時(shí)，噪聲既包括量化噪聲，也包括采樣過程中奈奎斯特帶寬外的諧波與帶寬內(nèi)信號混迭產(chǎn)生的噪聲。另外，因?yàn)檎倚盘柸菀桩a(chǎn)生和便于數(shù)學(xué)分析，所以在評估ＡＤＣ的動(dòng)態(tài)性能時(shí)，它是最常用的信號。 ３ 用ＦＦＴ法測試ＡＤＣ信噪比及計(jì)算有效位數(shù) ＦＦＴ是從頻域測試ＡＤＣ信噪比的方法，步驟如下: (１)用高精度正弦波輸入被測ＡＤＣ,正弦波頻率ｆ＝１．８６２５ＭＨｚ，采樣頻率分別為ｆｓ＝３．７２５ＭＨｚ和ｆｓ＝７．４５ＭＨｚ?熏正弦波頻率小于采樣頻率的一半，保證不會發(fā)生混疊。用ＤＳＰ順序記錄ＡＤＣ輸出數(shù)據(jù)。 (２)接著用ＤＳＰ進(jìn)行ＦＦＴ運(yùn)算。當(dāng)數(shù)據(jù)記錄不是包含整數(shù)個(gè)信號周期時(shí),要加窗函數(shù)來抑制頻譜泄漏?？蛇x擇適當(dāng)?shù)拇昂瘮?shù)，使信號能量集中在主瓣內(nèi)，主瓣外能量可忽略。 (３)根據(jù)ＦＦＴ運(yùn)算的結(jié)果，首先計(jì)算信號的有效值。然后取基頻和其兩旁適當(dāng)數(shù)目的采樣值,求它們的平方和的平方根。所需采樣的數(shù)目由已知的ＡＤＣ的分辨率決定。其余的頻率采樣值的平方和的平方根作為噪聲的有效值，它包括量化噪聲、ＡＤＣ的諧波噪聲、超越噪聲及ＦＦＴ的舍入誤差。有了這兩個(gè)有效值就能計(jì)算ＡＤＣ的信噪比（ＳＮＲ）： ＳＮＲ＝２０ｌｇ(Ｖｓ／Ｖｎ) （３） 其中，Ｖｓ表示信號電平的有效值,Ｖｎ表示噪聲電平的有效值。 (４)計(jì)算出信噪比后(噪聲包括高次諧波失真、雜散波失真和寬帶噪聲)，根據(jù)公式（２）即可計(jì)算出ＡＤＣ的有效位數(shù)。４ 測試結(jié)果 利用上述測試系統(tǒng)和測試參數(shù)對ＡＤＣ采樣的數(shù)據(jù)進(jìn)行ＦＦＴ運(yùn)算，并按上述算法進(jìn)行計(jì)算，結(jié)果表明，在ｆｓ＝２ｆ時(shí)，ＳＮＲ＝６７．６ｄＢ，根據(jù)公式（２）得出有效位數(shù)為： ＥＮＯＢ(Ｎ)＝[SNR(實(shí)際）-1.7dB-10lg(fs/2B)]/6.02 ＝(67.6-1.7)/6.02＝１０．９５ｂｉｔ 在ｆｓ＝４ｆ時(shí)，采樣頻率提高一倍，ＳＮＲ＝７０．３ｄＢ，提高了２．７ｄＢ左右。理論上，采樣率提高一倍時(shí)，由公式（１）得： ΔＳＮＲ＝１０ｌｇ(ｆｓ′／２Ｂ)－１０ｌｇ(ｆｓ／２Ｂ)＝１０ｌｇ２－１０ｌｇ１＝３ｄＢ 即采樣率提高一倍，信噪比提高３ｄＢ，相當(dāng)于ＡＤＣ有效位數(shù)提高半位。可見實(shí)際測試數(shù)據(jù)結(jié)果跟理論值基本吻合。以２倍速采樣頻率和４倍速采樣頻率采樣后作ＦＦＴ的結(jié)果如圖４和圖５所示。 對于高速ＡＤＣ來說，其動(dòng)態(tài)特性格外重要，因而精確地測試ＡＤＣ的動(dòng)態(tài)指標(biāo)成為非常有意義的工作。對于實(shí)時(shí)信號處理機(jī)而言，ＡＤＣ模塊單元的大動(dòng)態(tài)范圍、高信噪比等顯得尤為重要，這些性能將直接影響到后續(xù)的信號處理和檢測。因此利用實(shí)時(shí)信號處理機(jī)本身的硬件平臺，通過軟件編程來實(shí)現(xiàn)對ＡＤＣ的測試是一種高效、高精度的方法。