基于增強型SPI接口的大容量Flash擴展實現(xiàn)

1 引言

隨著信息時代的到來，各種信息的集成和交互越來越頻繁。運動控制系統(tǒng)中需要處理和存儲的信息量也與日俱增，大部分運動控制系統(tǒng)的核心器件mcu自身已經集成了較大容量的存儲器（與以前mcu相比），但僅僅依靠mcu自身的存儲器一般很難滿足系統(tǒng)對大容量存儲的要求，因此必須找到高效的方法實現(xiàn)對系統(tǒng)存儲容量的擴展。

spi是一個高效、數據位數可編程設置的高速輸入/輸出串行接口，幾乎所有mcu生產廠商都提供對spi接口的支持，目前高速spi接口的時鐘頻率已達到60mhz甚至更高，spi接口一般只用4根連接線即可完成所有的數據通訊和控制操作，因此不占用mcu的數據總線和地址總線，極大的節(jié)約了系統(tǒng)的硬件資源，是一種經濟實用的擴展系統(tǒng)存儲容量的方法。

本文利用32位dsp-tms320f2812自身的增強型spi接口，結合性價比高的串行接口flash，高效地實現(xiàn)了對系統(tǒng)存儲容量的擴展。

2 系統(tǒng)總體介紹

flash擴展實現(xiàn)的硬件系統(tǒng)是具有ethernet接口的基于dsp和cpld的運動控制板，系統(tǒng)總體結構如圖1所示，核心器件是ti公司推出的32位定點dsp-tms320f2812和altera公司推出的maxii系列cpld-epm1270g。主要完成系統(tǒng)輸入信號的檢測、處理，各種控制算法以及和各種接口（ethernet接口和rs232接口）的通訊，運動控制系統(tǒng)的部分控制程序、大量的初始化數據和系統(tǒng)的配置信息都存在大容量的串行接口flash m25p80中，通過dsp增強型spi接口實現(xiàn)與核心處理器dsp的高速通信。

3 flash擴展的硬件設計

3.1 tms320f2812的增強型spi接口特性

（1）可編程的125種不同的波特率。

（2）可編程的1-16位有效數據長度。

（3）支持4種時鐘模式，不帶相位延時的下降沿模式、帶相位延遲的下降沿模式、不帶相位延時的上升沿模式和帶相位延時的上升沿模式。

（4）可持續(xù)操作的特性：16級發(fā)送和接收fifo；可編程的中斷優(yōu)先級和延時發(fā)送控制功能。

時鐘模式應根據具體應用中與mcu接口器件的操作時序決定，選取原則是保證在器件進行讀寫操作過程中，所要求的clk時鐘沿到來時所操作的數據必須已經在相應的引腳上，例如，當接口器件（本系統(tǒng)中是flash）在上升沿接收數據，在下降沿發(fā)送數據時，mcu應該選擇不帶相位延時的下降沿方式。

增強型spi接口具有16位16級深度的發(fā)送和接收fifo，這為高速連續(xù)操作提供了可能，在發(fā)送和接收時可以最多進行32個字節(jié)的連續(xù)操作，從而極大的提高了通訊效率。

可編程的中斷優(yōu)先級和可編程的延時發(fā)送控制功能，增加了spi接口的靈活性，使用戶可以自由配置中斷，并根據外部器件的特性靈活控制spi接口的操作時序，既保證了接口操作的高速性也滿足了不同接口器件操作時序的要求。

3.2 串行接口flash m25p80

m25p80是意法半導體公司推出的8m大容量串行接口flash器件，采用2.7v-3.6v單電源供電，兼容標準的spi接口，器件在上升沿接收數據，在下降沿發(fā)送數據，接口時鐘最高為40mhz，支持最大256bytes的快速頁面編程操作、快速的塊擦除（512kbit）操作和快速的整體擦除（8mhz）操作；具有操作暫停和硬件寫保護功能。

spi擴展模塊硬件原理圖如圖2所示。

spisomi：spi從模式輸出/主模式輸入引腳，與flash的串行數據輸出引腳q相連。

spisimo：spi從模式輸入/主模式輸出引腳，與flash的串行數據輸入d引腳相連。

spiste：spi從模式發(fā)送使能引腳，與flash的片選引腳s相連。

spiclk：spi串行時鐘引腳；與flash的時鐘輸入引腳c相連。

ram_wp信號由dsp的i/o口輸出，控制外部flash的寫保護功能，當ram_wp為高電平時，使能flash的硬件寫保護功能，flash內部扇區(qū)受保護，不能進行寫操作，系統(tǒng)中對flash的操作不會發(fā)生暫停，因此m25p80的hold信號直接接高電平，不進行中斷暫停操作。

3.3 m25p80的指令操作

m25p80支持的操作指令共有12條，所有指令都是8位，操作步驟如下：先選中器件（片選信號拉低），然后輸入8位操作指令字節(jié)，緊接著輸入地址字節(jié)（0-3byte，必要時還要加入啞讀字節(jié)），把片選信號拉高（有些指令不要求），m25p80即可以啟動內部控制邏輯，自行完成相應的操作。以下以最常用的頁面快速編程指令為例進行具體說明（其他指令與該指令操作相似，可以相互參考）。

頁面編程指令時序圖如圖3所示，進行頁面編程操作首先應將內部狀態(tài)寄存器的寫允許位（wren）置1，然后將片選信號拉低選中器件，輸入pp指令字節(jié)02h，緊接著輸入三個字節(jié)的地址數據，然后輸入要編程的數據，所有數據都輸入后將片選信號拉高，m25p80隨即啟動內部邏輯完成編程操作。

4 spi模塊軟件編程

4.1 軟件流程說明

spi模塊軟件流程圖如圖4所示。

a、系統(tǒng)初始化：完成spi接口引腳功能的選擇、dsp外部接口時鐘的定標、spi接口時鐘的使能。具體為：gpio多路復用控制寄存器：gpfmux中將相關引腳配置為spi功能引腳，低速設備時鐘定標寄存器lospcp中低速設備時鐘的定標，外設時鐘控制寄存器pclkcr中spi接口時鐘使能，程序如下：


b、與spi相關的中斷初始化，使能外部中斷向量表（pievect寄存器），復位外部中斷應答寄存器（pieack），清除外部中斷標志寄存器（pieifr），置位pie中斷使能寄存器（pieier），清除全局中斷屏蔽位（sti寄存器的intm位）。

c、spi接口初始化：首先在spi配置寄存器（spiccr）中置位spi軟件復位位，使spi進入復位模式，設置spi接口的時鐘極性（根據具體的flash器件操作特性設置，在4種時鐘模式中選擇，本系統(tǒng)選擇不帶相位延時的下降沿方式）、選擇有效數據位數、選擇奇偶校驗位；在spi控制寄存器（spictl）中：使能接收中斷和發(fā)送中斷、選擇spi時鐘相位、選擇主或從模式；spi波特率寄存器（spibrr）中設置spi接口的通訊波特率。

d、spi增強型特性配置：spififo發(fā)送寄存器（spifftx）中復位spi發(fā)送和接收通道、使能增強特性、復位fifo指針、清除fifo中斷標志位、使能fifio中斷、設置fifo中斷優(yōu)先級，spififo接收寄存器（spiffrx），請參考spifftx寄存器配置，兩者基本相同，分別用于發(fā)送控制和接收控制，spififo控制寄存器（spiffct）；根據具體器件的操作時序要求配置fifo發(fā)送延時。實現(xiàn)程序如下：



5 結束語

本文所述運動控制系統(tǒng)利用系統(tǒng)核心dsp自身的spi接口，結合其高速性、可連續(xù)操作性和極大的靈活性，選用性價比高的大容量串行接口flash，高效地實現(xiàn)對系統(tǒng)存儲容量的擴展，適應了目前信息化發(fā)展趨勢，滿足了系統(tǒng)大容量存儲空間的要求。