基于ZigBee協(xié)議無線抄表智能電網(wǎng)終端設計?

1 ZigBee協(xié)議分析

ZigBee協(xié)議棧依次從最底層開始由物理層、數(shù)據(jù)鏈路層、網(wǎng)絡層和應用層組成，其中物理層和數(shù)據(jù)鏈路層由IEEE 802．15．4工作組制定，網(wǎng)絡層和應用層(APL)由ZigBee聯(lián)盟制定。物理層定義了3種流量等級：當頻率采用868 MHz時，提供20 Kb／s的傳輸速率；當采用915MHz時，提供40 Kb／s的傳輸速率；當采用2．4 GHz時，能夠提供250 Kb／s的傳輸速率，在我國采用的是這種免費頻段。數(shù)據(jù)鏈路層可分為邏輯鏈路控制子層(LLC)和介質(zhì)訪問控制子層(MAC)，其功能包括數(shù)據(jù)包的分段與重組，數(shù)據(jù)包的順序傳輸，無線鏈路的建立、維護和拆除，確認模式的幀傳送和接收，信道接入控制、幀校驗、預留時隙管理和廣播信息管理等。網(wǎng)絡層的功能包括拓撲管理、MAC管理、路由管理和安全管理。應用層是協(xié)議棧的最上層定義了各種類型的應用業(yè)務。該系統(tǒng)中主要涉及ZigBee網(wǎng)路中數(shù)據(jù)采集終端節(jié)點的設計，也可作為網(wǎng)絡路由器應用。

2 無線抄表數(shù)據(jù)收發(fā)終端總體設計

RS 485總線具有很強的抗共模干擾能力，可以進行多點和雙向通信，允許在一對雙絞線上驅(qū)動一個或多個設備，這樣就可以實現(xiàn)一個收發(fā)器管理多個用戶電表?；赗S 485總線電表簡單易操作，成本低，市場上很多都是采用RS 485智能電表，該系統(tǒng)可以廣泛應用。無線Zig-Bee模塊通過SPI接口接收來自微控制器系統(tǒng)的數(shù)據(jù)信號，將數(shù)據(jù)信號發(fā)送出去。
無線抄表數(shù)據(jù)收發(fā)終端在整個抄表系統(tǒng)中扮演的是路由和終端的角色，是一種全功能設備FFD(Full Function Device)。該系統(tǒng)總體設計思路是：通過RS 485總線將電表數(shù)據(jù)收集，然后通過MCU電路處理，通過RS 232，SPI接口發(fā)送到ZigBee無線通信模，塊，最后利用無線通信模塊發(fā)送到路由器節(jié)點或網(wǎng)絡協(xié)調(diào)器。系統(tǒng)的總體結構如圖1所示。

3 收發(fā)終端硬件設計

該終端系統(tǒng)主要包括：電表數(shù)據(jù)收集電路、無線發(fā)送電路和電源電路3部分。

(1)電表數(shù)據(jù)收集電路主要是MCU控制電路，處理RS 485發(fā)送過來的數(shù)據(jù)。主要有MCU芯片，RS 485控制芯片、光耦隔離器、時鐘電路、穩(wěn)壓電路等構成。

(2)無線發(fā)送電路主要是通過SPI接口接收MCU的處理數(shù)據(jù)，通過RF射頻天線發(fā)送。

(3)電源電路主要是完成將交流220 V電壓轉(zhuǎn)化成直流電壓，再通過穩(wěn)壓等完成對系統(tǒng)的供電。主要由小型變壓器、熱敏電阻、壓敏電阻器、穩(wěn)壓芯片等構成。

系統(tǒng)主要器件選型：

MCU：選用Ateml公司的ATmega 64L芯片，是一款基于支持實時仿真的高性能、低功耗的8位RISC結構的AVR微控制器。帶有64 KB系統(tǒng)內(nèi)可編程FLASH，4 KB的片內(nèi)SRAM，64 KB可選外部存儲空間，32個通用寄存器，實時計數(shù)器(RTC)，4個具有比較模式與PWM的靈活定時器／計數(shù)器(T／C)，2個USART，面向字節(jié)的兩線串行接口，8路10位具有可選查分輸入級可編程增益的ADC，看門狗定時器，一個SPI接口，JTAG接口，以及6個可以通過軟件進行選擇的省電模式，滿足無線抄表系統(tǒng)中對可靠性和功耗的要求。

ZigBee芯片：選用TI公司的CC2430 RF，其是一顆真正的系統(tǒng)芯片，提倡CMOS解決方案，這種解決方案能夠提高性能并能滿足以ZigBee為基礎的2．4GHz ISM免費波段的應用，同時滿足低成本，低功耗的要求。它結合一個高性能2．4 GHz DSSS(直接序列擴頻)射頻收發(fā)器核心和一顆工業(yè)級小巧高效的8051控制器，收發(fā)波特率250 Kb／s。CC2430在接收和發(fā)射模式下，電流損耗分別為27 mA或25 mA。CC2430的休眠模式和轉(zhuǎn)換到主動模式的超短時間的特性，特別適合無線抄表這種要求電池壽命比較長的應用。接收數(shù)據(jù)時，當CC2430全部收到幀開始定界符SFD后，IRQ_SFD(中斷標志位寄存器)置1；當RXFIFO中有數(shù)據(jù)時，RFSTATUS．FIFO置1，數(shù)據(jù)為空時，置0；當RXFIFO中未讀過的字節(jié)超過編程設置在IOCFG0．FIFOP_THRRF_P的閾值時，RFSTATUS．FIFOP置1，反之，置0。RF_N兩個引腳顯示接收和發(fā)送數(shù)據(jù)狀態(tài)，RF_P引腳：接收時，正RF(射頻)輸入信號到LNA(低噪聲放大器)；發(fā)送時，接收來自PA(功率放大器)的正RF(射頻)信號。RF_N引腳：接收時，負RF(射頻)輸入信號到LNA(低噪聲放大器)；發(fā)送時，接收來自PA(功率放大器)的負RF(射頻)信號。CC2430通過SPI接口接收ATmega64L的時鐘信號和片選信號，由內(nèi)部集成的8051核完成數(shù)據(jù)信號的處理和輸入／輸出操作，從而完成電表數(shù)據(jù)的傳輸。

片外FLASH：用來存儲電表數(shù)據(jù)，選用金士頓1 GB SD卡，由于電源電路的輸出電壓為5 V，而SD卡需3．3 V供電，所以要將電壓轉(zhuǎn)換，用SE8117T33輸出3．3 V電壓，接到SD卡VDD引腳上。

時鐘芯片：選用Philips公司的實時時鐘芯片PCF8563T，是一種低功耗CMOS時鐘芯片，提供一個可編程輸出、終端輸出和掉電檢測器，所有地址和數(shù)據(jù)都通過I2C總線接口串行傳輸，得到最大的總線傳輸速度。