基于VLSI 平臺的AVR 處理器仿真與設(shè)計

　　使用WINAVR-GCC 編譯工具，編譯生成HEX 文件，后再轉(zhuǎn)化為BIN文件，將該BIN文件通過EDK組建更新ROM,觀察硬件LED,如圖7所示，其正常工作，Vir-tual AVR得到驗證。

　　5 結(jié)語

　　隨著MCU 應(yīng)用范圍越來越寬，對MCU 要求也提高，尤其目前MCU逐漸進(jìn)入SoC時代，IP核復(fù)用將成為主流設(shè)計方法。為使老一代MCU延續(xù)生命力，開發(fā)其兼容IP核，不僅能將以往代碼迅速移植到新系統(tǒng)，且可加快新系統(tǒng)開發(fā)，將以往很多分立器件用邏輯功能實現(xiàn)，集成于ASIC中，降低外圍硬件電路的設(shè)計。文中從模擬MCU核開始，闡述了用FPGA來虛擬出傳統(tǒng)MCU的設(shè)計原理和方法，適度改變內(nèi)部結(jié)構(gòu)，添加Wishbone總線，替代傳統(tǒng)MCU片內(nèi)總線，來完成MCU核與外設(shè)的連接，使傳統(tǒng)MCU變的更靈活。結(jié)果表明，實現(xiàn)了既定目標(biāo)，與標(biāo)準(zhǔn)的微控制器兼容，系統(tǒng)運行穩(wěn)定。該方法延續(xù)了傳統(tǒng)微控制器的生命力，能使其得到更大發(fā)展。由于Wishbone總線支持多主設(shè)備，今后可在一個FPGA 中集成多個MCU核，對于性能的提升將是質(zhì)的飛躍