單片機(jī)I/O口推挽輸出與開漏輸出的區(qū)別

4. 開漏Pin不連接外部的上拉電阻，則只能輸出低電平(因此對于經(jīng)典的51單片機(jī)的P0口而言，要想做輸入輸出功能必須加外部上拉電阻，否則無法輸出高電平邏輯)。一般來說，開漏是用來連接不同電平的器件，匹配電平用的。

5. 標(biāo)準(zhǔn)的開漏腳一般只有輸出的能力。添加其它的判斷電路，才能具備雙向輸入、輸出的能力。

6.正常的CMOS輸出級是上、下兩個(gè)管子，把上面的管子去掉就是OPEN-DRAIN了。這種輸出的主要目的有兩個(gè)：電平轉(zhuǎn)換、線與。

7.線與功能主要用于有多個(gè)電路對同一信號進(jìn)行拉低操作的場合，如果本電路不想拉低，就輸出高電平，因?yàn)镺PEN-DRAIN上面的管子被拿掉，高電平是靠外接的上拉電阻實(shí)現(xiàn)的。(而正常的CMOS輸出級，如果出現(xiàn)一個(gè)輸出為高另外一個(gè)為低時(shí)，等于電源短路。)

8.OPEN-DRAIN提供了靈活的輸出方式，但是也有其弱點(diǎn)，就是帶來上升沿的延時(shí)。因?yàn)樯仙厥峭ㄟ^外接上拉無源電阻對負(fù)載充電，所以當(dāng)電阻選擇小時(shí)延時(shí)就小，但功耗大;反之延時(shí)大功耗小。所以如果對延時(shí)有要求，則建議用下降沿輸出。

應(yīng)用中需注意：

1. 開漏和開集的原理類似，在許多應(yīng)用中我們利用開集電路代替開漏電路。例如，某輸入Pin要求由開漏電路驅(qū)動(dòng)。則我們常見的驅(qū)動(dòng)方式是利用一個(gè)三極管組成開集電路來驅(qū)動(dòng)它，即方便又節(jié)省成本。如圖3。

2. 上拉電阻R pull-up的阻值決定了邏輯電平轉(zhuǎn)換的沿的速度。阻值越大，速度越低功耗越小。反之亦然。

Push-Pull輸出就是一般所說的推挽輸出，在CMOS電路里面應(yīng)該較CMOS輸出更合適，因?yàn)樵贑MOS里面的push-pull輸出能力不可能做得雙極那么大。輸出能力看IC內(nèi)部輸出極N管P管的面積。和開漏輸出相比，push-pull的高低電平由IC的電源低定，不能簡單的做邏輯操作等。push-pull是現(xiàn)在CMOS電路里面用得最多的輸出級設(shè)計(jì)方式。

當(dāng)然open drain也不是沒有代價(jià)，這就是輸出的驅(qū)動(dòng)能力很差。輸出的驅(qū)動(dòng)能力很差的說法不準(zhǔn)確，驅(qū)動(dòng)能力取決于IC中的末級晶體管功率。OD只是帶來上升沿的延時(shí)，因?yàn)樯仙厥峭ㄟ^外接上拉無源電阻對負(fù)載充電的，當(dāng)電阻選擇小時(shí)延時(shí)就小、但功耗大，反之延時(shí)大功耗小。OPEN DRAIN提供了靈活的輸出方式，但也是有代價(jià)的，如果對延時(shí)有要求，建議用下降沿輸出。

電阻小延時(shí)小的前提條件是電阻選擇的原則應(yīng)在末級晶體管功耗允許范圍內(nèi)，有經(jīng)驗(yàn)的設(shè)計(jì)者在使用邏輯芯片時(shí)，不會選擇1歐姆的電阻作為上拉電阻。在脈沖的上升沿電源通過上拉無源電阻對負(fù)載充電，顯然電阻越小上升時(shí)間越短，在脈沖的下降沿，除了負(fù)載通過有源晶體管放電外，電源也通過上拉電阻和導(dǎo)通的晶體管對地 形成通路，帶來的問題是芯片的功耗和耗電問題。電阻影響上升沿，不影響下降沿。如果使用中不關(guān)心上升沿，上拉電阻就可選擇盡可能的大點(diǎn)，以減少對地通路的 電流。如果對上升沿時(shí)間要求較高，電阻大小的選擇應(yīng)以芯片功耗為參考。

開漏輸出就是不輸出電壓，低電平時(shí)接地，高電平時(shí)不接地。如果外接上拉電阻，則在輸出高電平時(shí)電壓會拉到上拉電阻的電源電壓。這種方式適合在連接的外設(shè)電壓比單片機(jī)電壓低的時(shí)候。

推挽輸出就是單片機(jī)引腳可以直接輸出高電平電壓。低電平時(shí)接地，高電平時(shí)輸出單片機(jī)電源電壓。這種方式可以不接上拉電阻。但如果輸出端可能會接地的話，這個(gè)時(shí)候輸出高電平可能引發(fā)單片機(jī)運(yùn)行不穩(wěn)定，甚至可能燒壞引腳。