基于RF2.4 GHz的超低功耗無(wú)線數(shù)傳系統(tǒng)設(shè)計(jì)

　　其中，Reg48為數(shù)據(jù)幀格式配置寄存器，需要設(shè)置前導(dǎo)區(qū)的長(zhǎng)度(默認(rèn)為3字節(jié))，同步字長(zhǎng)度默認(rèn)為64位，前導(dǎo)尾默認(rèn)長(zhǎng)度為4位，數(shù)據(jù)默認(rèn)為NRZ格式。該寄存器的第2位為1則配置為睡眠模式，第3位為1則配置為待機(jī)模式。Reg49～51用于設(shè)置發(fā)射和接收的延遲時(shí)間。Reg52～55用于設(shè)置同步控制字，默認(rèn)全部為0000H。Reg57用于配置是否啟用CRC校驗(yàn)、包長(zhǎng)度控制方式等。Reg48～57詳細(xì)配置數(shù)據(jù)如下：

　　Reg0～28主要是配置發(fā)射功率、VCO、RSSI、接收延時(shí)、通道選擇與控制、AMS測(cè)試及控制、BPF和AGC控制、發(fā)射與接收數(shù)據(jù)控制、直流漂移控制、PLL同步控制、數(shù)據(jù)收發(fā)的時(shí)序控制、N／VCO參數(shù)控制、時(shí)鐘等。Reg0～28詳細(xì)配置數(shù)據(jù)如下：

　　Reg0～28初始化完成后再延時(shí)2 ms，就可以直接進(jìn)行數(shù)據(jù)的收發(fā)了。特別要注意的是，幀寄存器Reg48～57必須在RFIC寄存器Reg0～28之前初始化。所有寄存器讀寫(xiě)和收發(fā)的數(shù)據(jù)都是通過(guò)SPI接口進(jìn)行的，并且只支持從模式，SPI操作時(shí)序如圖4所示。在芯片第28腳LDO_TUNE接地時(shí)(R1斷開(kāi)，R2接O Ω電阻)，其數(shù)據(jù)在SPI_CLK時(shí)鐘的上升沿有效；當(dāng)LDO_TUNE接VDD時(shí)(R2斷開(kāi)，R1接0 Ω電阻)，數(shù)據(jù)在SPI_CLK時(shí)鐘的下降沿有效。只要SPI_SS為高電平，寄存器中的數(shù)據(jù)就保持不變；只有SPI_SS為低電平時(shí)，才能重新改寫(xiě)寄存器中的內(nèi)容。

　　EMl98810有兩種檢測(cè)收發(fā)數(shù)據(jù)包長(zhǎng)度的方法：一種是自動(dòng)在數(shù)據(jù)幀內(nèi)檢測(cè)出來(lái)，最大幀長(zhǎng)度不能超過(guò)255字節(jié)。先設(shè)置Reg57的第13位為1，則發(fā)送或接收數(shù)據(jù)區(qū)中的第1個(gè)字節(jié)就代表數(shù)據(jù)的長(zhǎng)度，幀控制器會(huì)自動(dòng)控制收發(fā)開(kāi)始與停止。另外一種是保持發(fā)射或接收的狀態(tài)不變，通過(guò)外接MSP430F247來(lái)控制數(shù)據(jù)包的正確發(fā)送與接收。

　　發(fā)送數(shù)據(jù)流程如圖5所示。在發(fā)射數(shù)據(jù)時(shí)，先設(shè)置Reg7的第8位為1，允許在內(nèi)部狀態(tài)機(jī)控制下進(jìn)入數(shù)據(jù)發(fā)射狀態(tài)，再設(shè)置Reg7的O～6位為所選通道。在發(fā)送前導(dǎo)尾區(qū)數(shù)據(jù)前，MSP430F247必須將數(shù)據(jù)放人FIFO中，如果數(shù)據(jù)長(zhǎng)度超過(guò)63字節(jié)，應(yīng)該分多次寫(xiě)入。FIFO_flag=1表示FIFO為空，MSP430F247利用此信號(hào)作為中斷請(qǐng)求，保證發(fā)送數(shù)據(jù)寫(xiě)入FIF0的實(shí)時(shí)性，在數(shù)據(jù)發(fā)送完成后PKT_flag=1。

　　如果設(shè)置Reg7[7]=1和Reg7[O～6]為與發(fā)射相同的通道，則芯片進(jìn)入自動(dòng)接收狀態(tài)，接收數(shù)據(jù)流程如圖6所示。當(dāng)檢測(cè)到同步字后會(huì)自動(dòng)進(jìn)行數(shù)據(jù)包的接收解碼，接收完成后進(jìn)入待機(jī)模式。如果接收數(shù)據(jù)超過(guò)63字節(jié)，則有FIFO_flag=1，MSP430F247利用此信號(hào)作中斷請(qǐng)求以保證讀出數(shù)據(jù)的實(shí)時(shí)性。