基于單片機的壓電式賈卡控制系統(tǒng)設(shè)計

　　賈卡經(jīng)編機賈卡裝置自1884年問世以來，已從機械式發(fā)展到電磁式和現(xiàn)在的壓電式，即Piezo賈卡系統(tǒng)，徹底改變了賈卡裝置需要通絲、移位針等繁雜部件的特點，使賈卡經(jīng)編機提花部分的機構(gòu)大大簡化，速度有了很大提高。此外，與計算機輔助花型設(shè)計系統(tǒng)配合，加快了賈卡經(jīng)編織物的設(shè)計，簡化了上機工藝，縮短了產(chǎn)品更新周期。Piezo賈卡的成功開發(fā)促進了經(jīng)編機設(shè)備的不斷發(fā)展進步，目前機器速度已經(jīng)大大提高，提花原理也得到了進一步的發(fā)展。

　　Piezo賈卡導(dǎo)紗針主要由三部分組成：壓電陶瓷、導(dǎo)紗針握持端和可替換的賈卡導(dǎo)紗針。Piezo賈卡元件用于控制經(jīng)編機上賈卡導(dǎo)紗針的左右偏移。它由兩片壓電陶瓷組成，中間由玻璃纖維層隔離(絕緣)。壓電陶瓷具有“逆壓電效應(yīng)”，將其置于外電場將產(chǎn)生幾何變形。通過控制賈卡元件兩側(cè)交替加上去的正負電壓，使電陶瓷變形，進而使導(dǎo)紗針向左或向右偏移。由于壓電陶瓷效果像電容一樣，使得壓電式導(dǎo)紗針能保持在它的偏移位置上。賈卡導(dǎo)紗針左右兩面都有定位快，可以保證精確的隔離。

　　設(shè)計賈卡控制系統(tǒng)的主要目的就足要根據(jù)經(jīng)編機的需求，把花型數(shù)據(jù)準確適時地執(zhí)行到導(dǎo)紗針，實現(xiàn)經(jīng)編機的提花。本文根據(jù)實際經(jīng)編機設(shè)備的開發(fā)需求，選用AVR系列單片機ATmega128為主控芯片，設(shè)計了壓電式賈卡控制系統(tǒng)，包括控制系統(tǒng)的軟、硬件設(shè)計，壓電陶瓷賈卡裝置的驅(qū)動電路等。系統(tǒng)將計算機技術(shù)和傳統(tǒng)的提花工藝結(jié)合，較好地解決了傳統(tǒng)提花工藝中存在的問題，降低了成本，簡化了操作過程，縮短了新產(chǎn)品的開發(fā)周期。該系統(tǒng)由于成本低，結(jié)構(gòu)簡單，特別適用于實際賈卡經(jīng)編機設(shè)備控制部分的技術(shù)改進，具有較好的可靠性與實用性。本系統(tǒng)的設(shè)計原理和結(jié)構(gòu)的可靠性與實用性已通過樣機試運行得以證實。

　　1 硬件設(shè)計

　　1．1 系統(tǒng)總體結(jié)構(gòu)

　　圖1所示為系統(tǒng)總體結(jié)構(gòu)框圖。

　　圖1中下位機在系統(tǒng)中所完成的主要工作包括：接收上位機的選針花型數(shù)據(jù)，并存儲在下位機的存儲器FM24C512中；接收上位機的同步和歸零信號，并根據(jù)存儲器中的選針花型數(shù)據(jù)驅(qū)動賈卡陶瓷導(dǎo)紗針，以實現(xiàn)提花控制。

　　1．2 單片機控制系統(tǒng)總體設(shè)計

　　下位機系統(tǒng)硬件結(jié)構(gòu)框圖如圖2所示。AT-mega128單片機作為系統(tǒng)控制核心，將花型準備系統(tǒng)設(shè)計出來的花型數(shù)據(jù)(花型數(shù)據(jù)庫)通過RS 485連接單片機的串口通信，從上位機把花型數(shù)據(jù)傳送到外部擴展的FM24C512存儲器中，實現(xiàn)與上位機的高速多機通訊，并由ATmega128單片機按照花型數(shù)據(jù)，與機器設(shè)備其他部分協(xié)調(diào)控制(同步、歸零等)賈卡經(jīng)編機所需要的花型，通過賈卡驅(qū)動電路驅(qū)動賈卡陶瓷導(dǎo)紗針，以實現(xiàn)提花控制。

　　單片機采用MCU的聯(lián)機仿真和測試的標準接口(JTAG)，可實時在線仿真和調(diào)試，方便系統(tǒng)軟件的維護和升級。系統(tǒng)工作的啟動或停止信號經(jīng)393比較電路、光電隔離電路和斯密特觸發(fā)電路處理后安全可靠穩(wěn)定地到達控制核心，兩路信號接ATmega128兩路外部中斷接口，以保證信號的實時處理。

　　1．3 硬件各部分設(shè)計

　　1．3．1 MCU控制中心

　　本經(jīng)編機賈卡控制系統(tǒng)采用美國ATMEL公司資源豐富的ATmega128產(chǎn)品作為主控芯片進行設(shè)計。ATmega128為基于AVR RISC結(jié)構(gòu)的8位低功耗CMOS微處理器，具有快速、靈活、集成度高，加密性強和易實現(xiàn)等諸多優(yōu)點。ATmega128具有128 KB的系統(tǒng)內(nèi)可編程FLASH、4 KB的E2PROM、4 KB的SRAM、53個通用I／O口線、32個通用工作寄存器、實時時鐘RTC、4個靈活的具有比較模式和PWM功能的定時器／計數(shù)器(T／C)、2個USART、面向字節(jié)的兩線接口TWI、8通道10位ADC、具有片內(nèi)振蕩器的可編程看門狗定時器、SPI串行端口、與IEEE 1149．1規(guī)范兼容的JTAG測試接口，以及6種可以通過軟件選擇的省電模式。由于其先進的指令集以及單周期指令執(zhí)行時間，ATmega128的數(shù)據(jù)吞吐率高1 MIPS／MHz，比普通的復(fù)雜指令集微處理器高10倍，從而可以緩減系統(tǒng)在功耗和處理速度之間的矛盾。