雙端口RAM在ARM 與DSP通信系統(tǒng)中的應(yīng)用

　　后PC 時(shí)代，由于網(wǎng)絡(luò)技術(shù)和集成電路技術(shù)的迅速發(fā)展，利用嵌入式系統(tǒng)進(jìn)行數(shù)字信號(hào)處理與傳輸成為可能。在ARM 和DSP 構(gòu)成的雙處理器系統(tǒng)中，嵌入式作為主設(shè)備，主要完成數(shù)據(jù)處理、存儲(chǔ)與網(wǎng)絡(luò)傳輸工作，而DSP 作為從設(shè)備需要負(fù)責(zé)復(fù)雜的算法實(shí)現(xiàn)。

　　在此高速數(shù)據(jù)采集和處理系統(tǒng)中，隨著采樣數(shù)據(jù)量的增大和處理任務(wù)的增加，對(duì)數(shù)據(jù)的傳送要求越來(lái)越高，如果在兩個(gè)系統(tǒng)端口之間沒(méi)有能夠高速傳送數(shù)據(jù)的接口，將會(huì)造成數(shù)據(jù)傳送的阻塞，嚴(yán)重影響系統(tǒng)的實(shí)時(shí)性與處理數(shù)據(jù)的能力，因此此系統(tǒng)設(shè)計(jì)的重點(diǎn)之一是主從設(shè)備之間的數(shù)據(jù)通信。本文介紹用雙端口RAMIDT70261 完成TMS320C6211DSP 與嵌入式ARM920T之間的數(shù)據(jù)通信。

　　1 IDT70261雙端口RAM功能簡(jiǎn)介

　　IDT70261 是美國(guó)IDT 公司生產(chǎn)的高速16K×16 的雙端口SRAM,其典型功耗為750mW,它具有兩個(gè)等級(jí)的存取時(shí)間：商業(yè)級(jí)有 15/20/25/35/55 ns （max），工業(yè)級(jí)有20/25/35/55ns （max）。雙端口RAM 有兩個(gè)完全獨(dú)立的端口，它們各自有一套相應(yīng)的數(shù)據(jù)總線、地址總線和控制總線，允許兩個(gè)控制器單獨(dú)或異步的讀寫其中任意一個(gè)存儲(chǔ)單元。兩個(gè)端口具有同樣的對(duì)雙端口RAM 的讀寫操作能力，但是當(dāng)兩個(gè)端口同時(shí)對(duì)同一地址進(jìn)行讀寫操作時(shí)，會(huì)因?yàn)閿?shù)據(jù)的沖突而造成存儲(chǔ)或讀取的錯(cuò)誤。對(duì)同一存儲(chǔ)單元的操作存在以下四種情況：

　?。?） 兩個(gè)端口不同時(shí)對(duì)同一地址單元進(jìn)行讀寫數(shù)據(jù)。

　?。?） 兩個(gè)端口同時(shí)對(duì)同一地址單元進(jìn)行讀出數(shù)據(jù)。

　?。?） 兩個(gè)端口同時(shí)對(duì)同一地址單元進(jìn)行寫入數(shù)據(jù)。

　?。?） 兩個(gè)端口同時(shí)對(duì)一個(gè)地址單元，一個(gè)寫入數(shù)據(jù)，另一個(gè)讀出數(shù)據(jù)。

　　前兩種情況不會(huì)造成對(duì)雙端口RAM的讀寫錯(cuò)誤，第三種情況會(huì)造成寫入數(shù)據(jù)的錯(cuò)誤，第四種情況會(huì)造成讀出錯(cuò)誤。為了避免對(duì)雙端口RAM 造成讀寫錯(cuò)誤，IDT70261 有以下幾種仲裁控制方法。

　　1.1 遇忙邏輯控制

　　當(dāng)雙端口同時(shí)對(duì)同一地址單元進(jìn)行控制時(shí)，IDT70261 提供一種/BUSY 控制機(jī)制。雙端口不對(duì)同一地址單元進(jìn)行控制時(shí)，兩個(gè)端口的/BUSY 引腳都為高，左右兩個(gè)端口均可正常訪問(wèn)存儲(chǔ)空間。當(dāng)兩個(gè)端口對(duì)同一地址單元進(jìn)行存取時(shí)，一個(gè)端口的/BUSY 引腳為高（允許對(duì)存儲(chǔ)空間的讀寫操作），另一個(gè)端口的引腳為低（禁止對(duì)存儲(chǔ)空間的讀寫操作），哪一個(gè)請(qǐng)求信號(hào)在前，其端口引腳為高，另一個(gè)為低。兩個(gè)端口請(qǐng)求讀寫的時(shí)間差最小為5ns,當(dāng)時(shí)間小于5ns 時(shí)，系統(tǒng)會(huì)自動(dòng)允許一個(gè)引腳讀寫，屏蔽另外一個(gè)引腳，防止出現(xiàn)對(duì)同一地址單元的讀寫錯(cuò)誤。

　　1.2 中斷控制機(jī)制

　　IDT70261 具有中斷輸出功能，中斷工作時(shí)，雙端口RAM 的兩個(gè)最高地址單元3FFE、3FFF 作為"郵箱"來(lái)傳遞相應(yīng)的命令。當(dāng)中斷功能不使用時(shí)，3FFE、3FFF兩個(gè)單元作為正常的存儲(chǔ)單元使用。下面介紹中斷工作原理。

　　左端口寫地址單元3FFF,/INTR 變?yōu)橛行Вǖ碗娖剑蛴叶丝诎l(fā)送中斷請(qǐng)求，右端口響應(yīng)中斷請(qǐng)求后，可向3FFF 地址單元執(zhí)行一次讀操作，清除中斷標(biāo)志（/INTR 變?yōu)楦唠娖剑?。同理，右端口寫地址單?FFE,/INTL 變?yōu)橛行Вǖ碗娖剑?，向左端口發(fā)送中斷請(qǐng)求，左端口響應(yīng)中斷請(qǐng)求后，可向3FFE 地址單元執(zhí)行一次讀操作，清除中斷標(biāo)志（/INTL 變?yōu)楦唠娖剑?/P>

　　1.3 令牌傳遞原理

　　IDT70261 內(nèi)部有8 個(gè)獨(dú)立于雙端口RAM 的邏輯鎖存單元，用來(lái)標(biāo)明共享的雙端口RAM 是否正在使用。在此工作模式下，/SEM 用作鎖存器的"片選"信號(hào)，地址線A2~A0 用來(lái)尋址8 個(gè)標(biāo)志鎖存器，數(shù)據(jù)線D0用來(lái)標(biāo)志鎖存器的狀態(tài)。

　　端口向鎖存器寫入0 表示申請(qǐng)控制權(quán)，寫入1 表示放棄使用權(quán)。當(dāng)左端口要使用雙端口RAM 時(shí)，先寫入0 到標(biāo)志鎖存器，然后讀出標(biāo)志鎖存器的狀態(tài)，若讀出的值為0,則左端口獲得該存儲(chǔ)單元的使用權(quán)；若讀出的值為1,表明右端口正在使用該存儲(chǔ)單元。

　　此時(shí)，左端口要么循環(huán)檢測(cè)鎖存器狀態(tài)，直到右端口使用結(jié)束，要么向鎖存器寫入1,撤銷請(qǐng)求。同理，若右端口使用雙端口RAM 時(shí)，仍按照上述步驟進(jìn)行操作[1,2].

2 基于IDT70261的接口電路

　　本系統(tǒng)為視頻數(shù)據(jù)采集處理系統(tǒng)，當(dāng)攝像頭采集后的數(shù)據(jù)經(jīng)DSP 壓縮編碼后輸入到雙端口RAM 芯片中，ARM 處理器接收到數(shù)據(jù)請(qǐng)求后，接收?qǐng)D像數(shù)據(jù)，對(duì)數(shù)據(jù)進(jìn)行存儲(chǔ)和傳輸工作，最終將圖像經(jīng)過(guò)解碼顯示在終端PC 機(jī)上。

　　基于IDT70261 的接口電路圖如圖1 所示，此系統(tǒng)采用中斷控制機(jī)制，雙端口RAM 的一些功能引腳并不需要全部使用。雙端口RAM 的左端是ARM920T芯片，右端是TMS320C6211 DSP 芯片。雙端口RAM兩個(gè)獨(dú)立的數(shù)據(jù)線D0L-D15L 和D0R-D15R 分別與ARM920 芯片和DSP 芯片連接，地址線A0L-A13L 和A0R-A13R 也分別與上述兩芯片連接。/CE 為芯片使能引腳，R/W 為讀寫控制引腳，/OE 為輸出使能引腳，/INT 為中斷標(biāo)志引腳，/BUSY 為遇忙控制引腳，其連接電路如圖1 所示。

圖1 接口電路