關(guān)于ARM7的鍵盤與VFD顯示器接口技術(shù)

　　儀表行業(yè)以及工業(yè)生產(chǎn)過程對實時性、處理速度、智能化等方面有了更高的要求，而ARM微處理器具有功耗低、指令吞吐量高、實時中斷響應(yīng)、處理器宏單元性價比高等特點，因此，將ARM微處理器引入產(chǎn)品和工業(yè)生產(chǎn)的開發(fā)設(shè)計中已經(jīng)成為一種必然趨勢。

　　在工業(yè)控制和產(chǎn)品設(shè)計中，一般都要求具有供操作的鍵盤和可視化界面。傳統(tǒng)顯示模塊的設(shè)計一般都是采用I／O口外擴驅(qū)動電路連接而成，顯示器一般都采用LED或LCD，要么成本低但實現(xiàn)起來比較復(fù)雜，要么實現(xiàn)起來簡單成本卻很高。筆者綜合考慮了成本、實現(xiàn)的難易程度、功能以及穩(wěn)定性等方面的要求，提出了一種實現(xiàn)起來較容易且具有較高對比度和精度的VFD顯示的方法。

　　1 硬件電路的實現(xiàn)

　　考慮到未來市場對功耗、處理速度、實時性、多功能、多任務(wù)處理等方面會有更高的要求，本設(shè)計采用基于周立功公司MiniARM的M2020—FNU20嵌入式核心板(微處理器為LPC2220)及其M22A開發(fā)板。M22A開發(fā)板的板上資源主要有：

　　◆μC／OS—II實時操作系統(tǒng)；

　　◆TCP／IP協(xié)議、FAT32文件管理系統(tǒng)；

　　◆UART、I2C、SPI通信接口；

　　◆JTAG接口支持在線調(diào)試；

　　◆工業(yè)級10M以太網(wǎng)控制接口CSB900A—IQ；

　　◆2 MB NOR Flash程序存儲器等。

　　另外，現(xiàn)代工業(yè)控制和產(chǎn)品生產(chǎn)大都需要可供操作的鍵盤以及可視化界面。本設(shè)計采用HTl6511芯片驅(qū)動鍵盤和顯示。考慮到工業(yè)生產(chǎn)中各種不利環(huán)境的影響，本設(shè)計采用具有較高對比度，且具有很好的可靠性與環(huán)境適應(yīng)性的VFD(真空熒光顯示器)進行顯示。HTl6511是一個典型的VFD驅(qū)動芯片，由5個led輸出口、1個控制電路、1個顯示存儲器(內(nèi)部)和1個按鍵掃描電路組成。微處理器通過三線串行接口對HTl6511進行串行數(shù)據(jù)輸入、輸出。圖1是系統(tǒng)硬件電路框圖，主要包括LPC2220與驅(qū)動芯片HTl6511的連接。HTl6511與VFD顯示器的連接，使用HTl6511外擴的12×4的按鍵掃描電路以及指示燈和開關(guān)電路。

　　2 軟件設(shè)計

　　軟件采用模塊化設(shè)計方法，使用基于優(yōu)先級的系統(tǒng)調(diào)度法來實現(xiàn)各個模塊。每個模塊設(shè)置為一個任務(wù)，如taskO為讀鍵值模塊，taskl為顯示模塊等。給每個模塊設(shè)置一個固定的優(yōu)先級，當(dāng)任務(wù)執(zhí)行完后自動掛起，掛起的時間長短可以自己設(shè)定。任務(wù)掛起后進入等待狀態(tài)，掛起時間一到，任務(wù)自動進入就緒狀態(tài)。

　　開發(fā)板內(nèi)嵌了μC／0S—II實時操作系統(tǒng)。本設(shè)計采用可剝奪型內(nèi)核。若系統(tǒng)正在執(zhí)行一個優(yōu)先級較低的任務(wù)，且有一個或多個優(yōu)先級較高的任務(wù)就緒時，優(yōu)先級較低的任務(wù)將被打斷，去執(zhí)行優(yōu)先級最高的任務(wù)。執(zhí)行完成后，系統(tǒng)不會馬上返回中斷的地方，而是執(zhí)行當(dāng)前就緒任務(wù)中具有最高優(yōu)先級的任務(wù)；當(dāng)沒有更高優(yōu)先級任務(wù)就緒時，系統(tǒng)才返回原來中斷的地方。若程序中某些模塊(如讀鍵值、推顯等)不希望被打斷，就需要在進入該模塊的開始處關(guān)閉中斷，執(zhí)行完后再打開中斷。以下是各個功能模塊的實現(xiàn)。

　　2．1 HTl6511的讀／寫程序

　　圖2為HTl6511的數(shù)據(jù)讀／寫時序。其中，tcw為時鐘脈沖寬度，最小值為400 ns；tsu為數(shù)據(jù)上傳時間，最小值為100 ns；th是數(shù)據(jù)保持時間，最小值為lOO ns；tcs為時鐘調(diào)整時間，最小值為1μs；tph1和tplh都是數(shù)據(jù)傳遞延遲時間，tph1最大值為300 ns，tplh最大值為100 ns。

　　從圖2中可以看出，讀／寫數(shù)據(jù)時必須置CS為低；寫數(shù)據(jù)(D1)過程中，在時鐘(CLK)的下降沿往數(shù)據(jù)線上送數(shù)，送完數(shù)后需要將CLK置高，且要保持一個tcw的時間；在讀數(shù)據(jù)時，需要先將CLK置高一段時間，然后再拉低一段時間，才開始從數(shù)據(jù)線上讀取數(shù)據(jù)。