偽彩LCD驅(qū)動(dòng)SSD1770的接口設(shè)計(jì)

將SEP3203接口協(xié)議與這兩種MPU接口協(xié)議相比，可知SEP3203的接口協(xié)議屬于8080系列MPU接口協(xié)議，因此，采用8080接口實(shí)現(xiàn)SSD1770與SEP3203的連接。

SEP3203所用的接口引腳是外部存儲(chǔ)接口模塊（External Memory Interface，簡(jiǎn)稱EMI）中的8位數(shù)據(jù)總線、輸出使能、寫(xiě)使能、地址總線、NAND Flash準(zhǔn)備就緒/忙和控制時(shí)鐘中低電平有效的Reset，EMI的功能即提供對(duì)外部存儲(chǔ)器的讀/寫(xiě)接口。

SEP3203的主要引腳定義如下：

　　nOE：讀使能信號(hào)，表示當(dāng)前周期執(zhí)行讀操作。

　　nWE：寫(xiě)使能信號(hào)，表示當(dāng)前周期執(zhí)行寫(xiě)操作。

　　LCD_nCSF：片選信號(hào)。

　　DATA：外部數(shù)據(jù)總線。

　　ADDR：外部地址總線。

　　SSD1770的主要引腳定義如下。

　　D0-D7：并行接口方式，雙向數(shù)據(jù)總線。

　　RES：復(fù)位信號(hào)輸入，低電平有效。

　　D/C：數(shù)據(jù)或命令選擇引腳，若為1，則數(shù)據(jù)總線上的信息當(dāng)做顯示數(shù)據(jù)，若為0，則數(shù)據(jù)總線上的信息發(fā)送到命令寄存器。

　　CS：片選信號(hào)輸入，低電平有效。

　　RD：與8080CPU接口時(shí)，為寫(xiě)信號(hào)輸入，低電平有效。

　　WR：與8080CPU接，用于寫(xiě)信號(hào)（低電平有效）。

與8080系列CPU并行接口，由8位雙向數(shù)據(jù)腳D0-D7、RD、WR、D/C、CS組成，根據(jù)8080CPU接口協(xié)議，SSD1770的D0-D7、RD、WR、RES、D/C、CS引腳分別與SEP3203的PORTB、nOE、nWE、LCD_RESET、ADDR2、LCD_nCSF引腳相連，如圖5所示。

CS信號(hào)直接由SEP3203的LCD_nCSF控制。如果CS是低電平且RD為低，則RD輸入作為讀數(shù)據(jù)鎖存信號(hào)；無(wú)論是從GDRRAM讀顯示數(shù)據(jù)還是從狀態(tài)寄存器讀狀態(tài)都需要D/C腳的控制，如果CS是低電平且WR為低，則WR輸入作為寫(xiě)數(shù)據(jù)鎖存信號(hào)，無(wú)論是寫(xiě)顯示數(shù)據(jù)到GDDRAM還是將命令寫(xiě)入命令寄存器都需要D/C腳的控制，第一有效數(shù)據(jù)讀之前，需要一次虛擬讀。為了不產(chǎn)生錯(cuò)誤操作，在SSD1770與SEP3203控制信號(hào)之間使用CMOS芯片，由圖5可知，控制信號(hào)D/C、CS、WR、RD都是單向的，所以使用1片單向的CMOS八位鎖存74LS373控制；而D0-D7是雙向的，因此采用1片雙向的74LS245緩沖，具體電路連接如圖5所示。

3 軟件設(shè)計(jì)

3.1 軟件系統(tǒng)

LCD的軟件驅(qū)動(dòng)程序是在嵌入式操作系統(tǒng)Asix OS上運(yùn)行的。Asix OS系統(tǒng)是由國(guó)家ASIC系統(tǒng)工程技術(shù)研究中心開(kāi)發(fā)的一種嵌入式操作系統(tǒng)，具有設(shè)計(jì)簡(jiǎn)潔、模塊化、易移植、功耗低等特點(diǎn)，它是基于uITRON3.0的TKernel，由設(shè)備驅(qū)動(dòng)、內(nèi)核、文件系統(tǒng)、圖形用戶接口以及系統(tǒng)級(jí)服務(wù)5個(gè)模塊組成，結(jié)合LCD的具體運(yùn)用，設(shè)計(jì)的Asix OS框架如圖6所示。