基于DSP、DDS和ARM雷達(dá)中頻信號(hào)模擬器

寫入AD9852的數(shù)據(jù)先存入I/O緩存器，在I/O更新信號(hào)到來時(shí)寫入相應(yīng)的寄存器改變AD9852的工作狀態(tài)。本設(shè)計(jì)中，I/O更新信號(hào)既可以由DSP寫完控制字后產(chǎn)生，也可由EPLD將系統(tǒng)時(shí)鐘分頻定時(shí)產(chǎn)生，兩種方式的選擇以及分頻倍數(shù)的控制同樣由EPLD對(duì)TMS320C6416的信號(hào)編碼實(shí)現(xiàn)。

2．3．2 時(shí)鐘設(shè)計(jì)
DDS輸出的信號(hào)的頻譜特性在很大程度上取決于參考時(shí)鐘的頻譜特性，參考時(shí)鐘的一些主要特性如相位噪聲、時(shí)鐘抖動(dòng)以及頻率穩(wěn)定度都直接地反映在DDS的輸出信號(hào)上。DDS的時(shí)鐘電路能否設(shè)計(jì)達(dá)到高穩(wěn)定、低噪聲、精確同步直接影響本系統(tǒng)性能的優(yōu)劣。AD9852的參考時(shí)鐘可以采用單端輸入或差分輸入，由于差分信號(hào)可能有效抑制共模噪聲和電磁能量外泄，根據(jù)AD9852對(duì)峰峰值的要求(>400mV)，本設(shè)計(jì)采用差分LVPECL邏輯。
本模塊采用40MHz的晶振，經(jīng)緩沖器CY2305輸出三路同步時(shí)鐘，如圖3所示。其中一路接SH853501，將一路LVCMOS時(shí)鐘變成三路差分LVPECL時(shí)鐘后，分別傳送給三片AD9852，經(jīng)片上鎖相環(huán)倍頻形成DDS的系統(tǒng)時(shí)鐘；一路給時(shí)序控制模塊EPLD，將時(shí)鐘信號(hào)分頻后產(chǎn)生三片AD9852的I/O更新時(shí)鐘；另一路作為同步時(shí)鐘供給信號(hào)處理機(jī)。
2．4 通信模塊
雷達(dá)模擬器與CP機(jī)間采用USB通信協(xié)議，由S3C44B0X控制USB接口器件ISP1581實(shí)現(xiàn)。DSP可以通過控制EPLD給信號(hào)處理機(jī)發(fā)送目標(biāo)角度信息，也可以利用多通道緩沖串口向處理機(jī)傳送目標(biāo)信息。本系統(tǒng)提供了衰減控制接口，由DSP產(chǎn)生相應(yīng)的衰減控制字，傳給鎖存器SN75LVC574，控制處理機(jī)上的數(shù)控衰減器。
3 相參脈沖雷達(dá)動(dòng)目標(biāo)信號(hào)的模擬
本系統(tǒng)中的三片DDS以及控制刷新和工作時(shí)序的EPLD采用同一個(gè)時(shí)鐘源，并向信號(hào)處理機(jī)提供同步時(shí)鐘輸出，因此應(yīng)用本系統(tǒng)可設(shè)計(jì)中頻相參雷達(dá)信號(hào)的模擬。

本設(shè)計(jì)中，信號(hào)處理機(jī)利用信號(hào)模擬器輸出的同步時(shí)鐘，將其分頻生成觸發(fā)脈沖，送給模擬器DSP的外中斷源4，觸發(fā)脈沖的周期對(duì)應(yīng)雷達(dá)信號(hào)的PRT（脈沖重復(fù)周期）。EPLD分頻時(shí)鐘的周期對(duì)應(yīng)雷達(dá)脈沖信號(hào)的脈寬，該信號(hào)提供AD9852的I/O更新時(shí)鐘，同時(shí)接DSP的外中斷源5。使用兩路DDS。DDS1模擬動(dòng)目標(biāo)回波，DDS2模擬雜波信號(hào)。
在PC機(jī)上，根據(jù)要模擬的目標(biāo)及環(huán)境特性，通過建立相應(yīng)模型，計(jì)算生成目標(biāo)回波及雜波的幅度控制字存儲(chǔ)。DSP主程序首先將這些數(shù)據(jù)讀入SDRAM。在設(shè)計(jì)定的目標(biāo)角度范圍內(nèi)，每次接收到觸發(fā)信號(hào)，經(jīng)由目標(biāo)距離決定的延時(shí)，DSP中斷產(chǎn)生一個(gè)目標(biāo)回波信號(hào)。信號(hào)的頻率和相位包含目標(biāo)運(yùn)動(dòng)的多普勒頻率信息，幅值從SDRAM讀入；雜波采用DDS2連續(xù)輸出產(chǎn)生，每隔一個(gè)脈沖持續(xù)時(shí)間DSP進(jìn)入一次中斷，讀取SDRAM改變雜波的幅值。DSP主程序及中斷處理程序流程如圖4所示。

以上模擬過程采用的雷達(dá)信號(hào)為簡(jiǎn)單矩形脈沖，脈寬等于DDS更新信號(hào)的周期。如果采用大脈寬，在脈寬內(nèi)每個(gè)DDS更新時(shí)鐘到來時(shí)，按照巴克碼或M序列改變信號(hào)的相位，可模擬相位編碼脈沖壓縮信號(hào)。當(dāng)AD9852工作在CHIRP模式下，通過設(shè)置頻率步進(jìn)步長(zhǎng)和斜率計(jì)時(shí)（即變化的頻率在每個(gè)頻率點(diǎn)上停留的時(shí)間）控制字，可模擬線形調(diào)頻脈沖壓縮信號(hào)。在同一模式下，若在脈寬內(nèi)每個(gè)DDS更新時(shí)鐘到來時(shí)改變頻率步進(jìn)步長(zhǎng)或斜率計(jì)時(shí)控制字，可模擬非線性一調(diào)頻脈沖壓縮信號(hào)，其原理如圖5所示。

本設(shè)計(jì)主要具有以下特點(diǎn)：
（1）利用AD9852的多種工作模式，可方便產(chǎn)生多種雷達(dá)信號(hào)，而且頻率捷變速度快，捷變時(shí)相位連續(xù)，頻率分辨率高達(dá)10-6Hz。
（2）通過TMS320C6416同時(shí)控制三片DDS，讀寫速度快，保證了實(shí)時(shí)性和輸出信號(hào)相位相參數(shù)。
（3）通過ARM控制USB模塊和DSP主機(jī)口，可實(shí)時(shí)修改信號(hào)參數(shù)和加載新的程序及數(shù)據(jù)。
（4）采用三路DDS，并提供同步時(shí)鐘輸出，為適應(yīng)不同體制雷達(dá)的要求提供了保證，更具通用性。
實(shí)驗(yàn)和應(yīng)用結(jié)果表明，該系統(tǒng)能夠模擬多種體制的雷達(dá)中頻信號(hào)，而且不同信號(hào)間切換方便，使用靈活。該系統(tǒng)為雷達(dá)中頻信號(hào)模擬提供了一個(gè)通用的硬件平臺(tái)。在此基礎(chǔ)上，通過豐富和完善軟件數(shù)據(jù)庫，可建成通用雷達(dá)中頻信號(hào)模擬系統(tǒng)。