單片機(jī)與CPCI總線的脈沖信號檢測系統(tǒng)設(shè)計(jì)
加入技術(shù)交流群
2．3 接口處理FPGA
由于需要對80路脈沖信號進(jìn)行檢測，采用單片機(jī)無法滿足并行處理的需求，因此選用FPGA完成脈沖采樣功能。接口處理FPGA采用Altera公司的FLEX10K50，工作主頻為6 MHz，存儲芯片采用EPC1PC8。
其主要功能有三部分：分頻定時器、采樣數(shù)據(jù)緩存、外圍控制邏輯。FPGA對主時鐘進(jìn)行分頻，形成周期為1 ms的時鐘信號。FPGA每ms對80路脈沖信號完成并行采集一次，將數(shù)據(jù)存放在寄存器中，同時向單片機(jī)發(fā)出中斷信號，通知單片機(jī)發(fā)起數(shù)據(jù)搬移，以及單片機(jī)內(nèi)部的時間計(jì)數(shù)器自增。采樣數(shù)據(jù)緩存模塊用于將80路脈沖信號同時鎖存至內(nèi)部寄存器，單片機(jī)每ms全部讀取一次。外圍控制邏輯用于單片機(jī)外圍各控制信號的譯碼，包括控制寄存器、各芯片控制信號譯碼，以及其他輔助功能的實(shí)現(xiàn)。
2．4 單片機(jī)系統(tǒng)
單片機(jī)系統(tǒng)采用Atmel公司的AT89C51，配合32KB外部SRAM 62256以及4 KB雙口數(shù)據(jù)RAMIDT71342。其中，CPCI總線訪問雙口數(shù)據(jù)RAM的L端口，8051訪問R端口。
單片機(jī)工作主頻設(shè)計(jì)為20 MHz。單片機(jī)P0口和P2口作為通用的數(shù)據(jù)線和地址線使用，配合地址鎖存器74HC373 工作；P1口不使用；P3口中僅使用了P3．2用于接收外部中斷，即來自接口處理FPGA的中斷。FPGA內(nèi)部定時器每ms產(chǎn)生一個中斷脈沖，用于單片機(jī)軟件計(jì)時器的激勵時鐘，同時通知單片機(jī)讀取脈沖信號接口采樣數(shù)據(jù)。
單片機(jī)的外部地址空間劃分如表1所列。
單片機(jī)產(chǎn)生的脈沖信號數(shù)據(jù)幀格式如圖4所示。每個數(shù)據(jù)幀包含14個字節(jié)數(shù)據(jù)，時間碼為4個字節(jié)，加電后從0開始計(jì)時，單位為ms；采樣脈沖數(shù)據(jù)共10個字節(jié)，對應(yīng)80路脈沖信號。
2．5 PCI總線接口
板卡采用CPCI接口方式，接口芯片采用PLX公司的PLX9052，與配置EEPROM芯片93CS46配合使用。板卡在PCI總線中工作在從模式下。接口芯片對部數(shù)據(jù)總線選擇低8位數(shù)據(jù)線與雙口 RAM連接，測試客戶機(jī)定期查詢每塊測試板卡中雙口RAM的工作模式，不使用本地中斷信號。
3 軟件設(shè)計(jì)
脈沖信號檢測板單片機(jī)軟件主要完成脈沖采樣數(shù)據(jù)的處理，剔除FPGA產(chǎn)生的采樣數(shù)據(jù)中的無效數(shù)據(jù)，將檢測到的脈沖有效數(shù)據(jù)打上時間標(biāo)簽后存儲到雙口數(shù)據(jù)RAM中。雙口 RAM中循環(huán)存儲256組脈沖信號數(shù)據(jù)，測試客戶機(jī)定期訪問雙口RAM，讀取檢測數(shù)據(jù)。單片機(jī)軟件流程如圖5所示。
圖5中寄存器0x8FFD為配置寄存器，由測試客戶機(jī)軟件寫入，用于初始化雙口RAM中的數(shù)據(jù)。
結(jié)語
本文提出的兩級測試系統(tǒng)的沒計(jì)思路和基于單片機(jī)與CPCI總線的脈沖信號檢測系統(tǒng)沒計(jì)方案，可以適應(yīng)較寬電壓幅度范圍的接口電平信號。系統(tǒng)采用標(biāo)準(zhǔn)的CPCI總線接口，具有良好的兼容性和擴(kuò)展性，能較好地滿足對脈沖信號的功能測試。如需要提高測量精度，可縮短FPGA采樣間隔來實(shí)現(xiàn)。
目前，該方案已經(jīng)大量應(yīng)用于產(chǎn)品測試和系統(tǒng)集成測試中。
評論