串行實(shí)時時鐘芯片DS1302程序設(shè)計(jì)中的問題與對策

美國Dallas公司推出的串行接口實(shí)時時鐘芯片DSl302可對時鐘芯片備份電池進(jìn)行涓流充電。由于該芯片具有體積小、功耗低、接口容易、占用CPUI／O口線少等主要特點(diǎn)，故該芯片可作為實(shí)時時鐘廣泛應(yīng)用于智能化儀器儀表中。

筆者在調(diào)試中發(fā)現(xiàn)在對DSl302編程中有幾個問題易被疏忽而導(dǎo)致錯誤，現(xiàn)提供給讀者參考。

1讀操作出現(xiàn)的錯誤

按照參考文獻(xiàn)[2]的讀操作程序框圖和參考文獻(xiàn)[1]、[2]所敘述的可知：單字節(jié)讀操作每次需16個時鐘，地址字節(jié)在前8個時鐘周期的上升沿輸入，而數(shù)據(jù)字節(jié)在后8個時鐘周期的下降沿輸出。據(jù)此結(jié)合圖1的硬件連接圖編制出了如下的單字節(jié)讀程序：

ＤＳ＿ＲＥＡＤＳＥＴＢＰ１．２；令=0。

ＣＬＲＰ１．１；令ＳＣＬＫ＝０。

ＣＬＲＰ１．２；令=1，啟動芯片。

ＬＣＡＬＬＤＳ＿ＷＳＵＢ；寫８位地址。

ＬＣＡＬＬＤＳ＿ＲＳＵＢ；讀出８位數(shù)據(jù)。

ＲＥＴ

ＤＳ＿ＷＳＵＢＭＯＶＲ７，＃０８Ｈ

ＷＬ００ＰＲＲＣＡ；Ａ為地址字節(jié)。

ＭＯＶＰ１．０，Ｃ

ＳＥＴＢＰ１．１；在時鐘上升沿

ＮＯＰ；輸入地址字節(jié)。

ＣＬＲＰ１．１

ＤＪＮＺＲ７ＷＬ００Ｐ

ＲＥＴ

ＤＳ＿ＲＳＵＢＳＥＴＢＰ１．０；為讀數(shù)據(jù)作準(zhǔn)備。

ＭＯＶＲ７＃０８Ｈ

ＲＬ００Ｐ：ＳＥＴＢＰ１．１

ＮＯＰ

ＣＬＲＰ１．１；在第９個正脈沖的下

ＭＯＶＣ，Ｐ１．０；降沿開始輸出數(shù)據(jù)。

ＲＲＣＡ；Ａ中為讀出的數(shù)據(jù)。

ＤＪＮＺＲ７，ＲＬ００Ｐ

ＲＥＴ

若使用如下程序?qū)Sl302的RAM1其內(nèi)容為5AH　進(jìn)行讀操作

ＲＥＡＤ：ＭＯＶＡ＃１１０００１０１Ｂ；RAM1單元的讀地址。

ＬＣＡｌｌＤＳ＿ＲＥＡＤ；調(diào)用讀子程序。

則程序執(zhí)行后A中的數(shù)據(jù)為2DH，顯然讀出的數(shù)據(jù)不正確。若再使用一條RLA指令調(diào)整后，則A中為5AH，結(jié)果才正確。由此說明：使用上述程序讀出的RAM1單元中的第0位數(shù)據(jù)實(shí)為第1位數(shù)據(jù)，讀出的第7位數(shù)據(jù)實(shí)為第0位數(shù)據(jù)。