Altera推進了FPGA和SoC中高速串行收發(fā)器的評估

　　Altera公司(Nasdaq: ALTR)日前發(fā)布JNEye鏈路分析工具，提供驗證和電路板級全套設(shè)計工具。JNEye支持設(shè)計人員迅速方便的評估高速Altera FPGA和SoC中的高速串行鏈路性能。該工具結(jié)合了統(tǒng)計鏈路仿真器的速度優(yōu)勢和時域波形仿真器的精度優(yōu)勢，是一種新的混合行為仿真方法。JNEye工具經(jīng)過優(yōu)化，支持Altera 10代系列產(chǎn)品，為用戶提供了評估Altera下一代FPGA和SoC收發(fā)器鏈路性能的平臺。

　　Altera研究員李鵬博士評論說：“我們提供全套的系統(tǒng)級設(shè)計工具，利用這些工具，客戶可以對其系統(tǒng)中使用的FPGA和SoC迅速進行仿真和驗證。JNEye鏈路分析工具是這些解決方案的最新實例。使用JNEye，設(shè)計人員能夠在電路板級迅速理解我們收發(fā)器的性能，非常準(zhǔn)確的了解我們的器件與系統(tǒng)中其他器件是怎樣相互作用的。”

　　JNEye工具提供了混合建模方法，集成了器件特征模型，非常精確的處理工藝、電壓和溫度(PVT)變化。工具提供真實的仿真精度，簡化了串行鏈路收發(fā)器的評估，而使用業(yè)界標(biāo)準(zhǔn)模型是無法實現(xiàn)這一點的。JNEye支持采用IBIS-AMI器件模型進行鏈路仿真，可以評估Altera FPGA和其他發(fā)送器或者接收器之間的串行鏈路。采用JNEye鏈路分析工具，設(shè)計人員能夠針對誤碼率迅速優(yōu)化發(fā)送和接收均衡系數(shù)。工具還能用作后設(shè)計支持工具，以幫助進行調(diào)試和驗證。

　　在Quartus II軟件環(huán)境下，JNEye工具包含在Altera驗證和電路板設(shè)計工具套裝中。這些工具支持設(shè)計人員分析并解釋數(shù)據(jù)，監(jiān)視系統(tǒng)在真實條件下的性能。JNEye工具目前支持28 nm Stratix V和Arria V FPGA，以及20 nm Arria 10 FPGA和SoC。使用這一工具，Arria 10器件設(shè)計人員還可以迅速驗證其電路板系統(tǒng)設(shè)計。