<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 基于ADS1298與FPGA的高性能腦電信號采集系統(tǒng)

          基于ADS1298與FPGA的高性能腦電信號采集系統(tǒng)

          作者: 時間:2014-02-12 來源:摘自《電子發(fā)燒友》 收藏

            由式(2)可知3 dB截止頻率為96.2 Hz,主要頻帶集中0.1~100 Hz,此預處理電路可完全涵蓋的有用信息。

          本文引用地址:http://www.ex-cimer.com/article/221427.htm
          腦電信號采集模塊預處理電路

            2.2 右腿驅動電路

            右腿驅動電路是抑制生物電系統(tǒng)中的共模干擾(特別是50 Hz的工頻)的最常用、最有效的一種方法。由于芯片內部集成了右腿驅動電路,因此只需要配置 內部相關寄存器,并在外圍使用少量的電子器件,即可實現(xiàn)該功能,具體右腿驅動電路如圖3所示。從圖3可知,電路由內部的RLD電路以及外部的R3 ,R4 ,C3 組成,其中R3 起限流保護作用,R4 與C3 構成反向放大濾波電路。

          右腿驅動電路

            2.3

            為了實現(xiàn)高精度、高可靠性的腦電,本系統(tǒng)采用Altera Cyclone Ⅱ系列芯片EP2C35F672 作為控制和處理的核心,EP2C35系列內部包含33 216個邏輯單元(LE),105 個M4K RAM 塊,RAM 總量達到483 840位,35個內嵌乘法器,4個鎖相環(huán)(PLL),可用最大I/O 口為475,內部資源完全滿足高性能的腦電采集系統(tǒng)的需求。

            本系統(tǒng)中與 相連的有模數(shù)轉換芯片ADS1298、以太網接口芯片DM9000A和SDRAM.FPGA的就是把這些芯片的信號控制端口、數(shù)據讀寫端口和地址端口直接與FPGA的I/O相連,通過Quartus Ⅱ分配相對應的I/O口,即可實現(xiàn)的有效連接。

          模擬信號相關文章:什么是模擬信號


          fpga相關文章:fpga是什么


          模數(shù)轉換器相關文章:模數(shù)轉換器工作原理




          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();