<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 網(wǎng)絡(luò)與存儲 > 設(shè)計應(yīng)用 > 基于SPI FLASH的FPGA多重配置

          基于SPI FLASH的FPGA多重配置

          作者: 時間:2014-02-12 來源:摘自《電子發(fā)燒友》 收藏

            通過的多重配置可以有效地精簡控制結(jié)構(gòu)的設(shè)計,同時可以用邏輯資源較少的器件實現(xiàn)需要很大資源才能實現(xiàn)的程序。以系列開發(fā)板和配置存儲器SPI 為基礎(chǔ),從硬件電路和軟件設(shè)計兩個方面對多重配置進行分析,給出了多重配置實現(xiàn)的具體步驟,對實現(xiàn)復(fù)雜硬件設(shè)計工程有一定的參考價值。

          本文引用地址:http://www.ex-cimer.com/article/221428.htm

            現(xiàn)代硬件設(shè)計規(guī)模逐漸增大,單個程序功能越來越復(fù)雜,當把多個功能復(fù)雜的程序集成到一個上實現(xiàn)時,由于各個程序的數(shù)據(jù)通路及所占用的資源可能沖突,使得FPGA控制模塊的結(jié)構(gòu)臃腫,影響了整個系統(tǒng)工作效率。

            通過FPGA的多重配置可以有效地精簡控制結(jié)構(gòu)的設(shè)計,同時可以用邏輯資源較少的FPGA器件實現(xiàn)需要很大資源才能實現(xiàn)的程序。以系列開發(fā)板和配置存儲器SPI 為基礎(chǔ),從硬件電路和軟件設(shè)計兩個方面對多重配置進行分析,給出了多重配置實現(xiàn)的具體步驟,對實現(xiàn)復(fù)雜硬件設(shè)計工程有一定的參考價值。

            0引言

            現(xiàn)代硬件程序設(shè)計規(guī)模越來越大,功能越來越復(fù)雜,當多個應(yīng)用程序同時在一個硬件平臺上實現(xiàn)時,各個程序的資源使用和數(shù)據(jù)通路可能會沖突,這增加了控制電路設(shè)計的復(fù)雜程度,給開發(fā)人員增加了工作量和開發(fā)難度。通過多重配置,可以將多個應(yīng)用程序根據(jù)需要分時加載到FPGA中,不僅精簡了電路設(shè)計,而且使系統(tǒng)更加靈活。FPGA多重配置的特點可以讓特定條件下的用戶選擇片上資源不多的FPGA去實現(xiàn)需要很多資源FPGA才能實現(xiàn)的功能,這大大降低了開發(fā)費用,同時提高了FPGA的利用率。

            Xilinx公司系列的FPGA具有多重配置的特性,允許用戶在不掉電重啟的情況下,根據(jù)不同時刻的需求,可以從中貯存的多個比特文件選擇加載其中的一個,實現(xiàn)系統(tǒng)功能的變換。

            1總體設(shè)計

            當FPGA完成上電自動加載初始化的比特流后,可以通過觸發(fā)FPGA內(nèi)部的多重啟動事件使得FPGA從外部配置存儲器(SPI FLASH)指定的地址自動下載一個新的比特流來重新配置。FPGA的多重配置可以通過多種方式來實現(xiàn)。本文采用的是基于核的狀態(tài)機編碼方式。通過調(diào)用Xilinx自帶的核,編寫狀態(tài)機按照一定的指令流程對核進行不斷的配置,可以控制FPGA重新配置。這種方式可以在源代碼中加很多注釋,讓后來的開發(fā)者很清楚地明白ICAP核指令流順序,以及多重配置地址計算方法,是一種簡單實用的實現(xiàn)方法。

            1.1硬件電路

            多重配置的硬件主要包括FPGA板卡和貯存配置文件的FLASH芯片。FPGA選用XILINX公司Virtex-5系列中的ML507,該產(chǎn)品針對FPGA多重配置增加了專用的內(nèi)部加載邏輯。FLASH芯片選用XILINX公司的SPI FLASH芯片M25P32,該芯片存貯空間為32 Mb,存貯文件的數(shù)量與文件大小以及所使用的FPGA芯片有關(guān)。實現(xiàn)多重配置首先要將FPGA和外部配置存儲器連接為從SPI FLASH加載配置文件的模式。配置電路硬件連接框圖如圖1所示。

          多重配置電路圖

            在FPGA配置模式中,M2,M1,M0為0,0,1,這種配置模式對應(yīng)邊界掃描加上拉,F(xiàn)PGA在這種模式下所有的I/O只在配置期間有效。在配置完成后,不用的I/O將被浮空[5].M2,M1,M0三個選擇開關(guān)對應(yīng)于ML507開發(fā)板上的SW3開關(guān)中的4,5,6位,在FPGA上電之前將上述開關(guān)撥為0,0,1狀態(tài)。

            1.2軟件設(shè)計

            從軟件設(shè)計的角度可以將FPGA多重配置主要分為兩個部分。第一部分是用戶自己開發(fā)的程序,這一部分包括用戶要在FPGA上邊實現(xiàn)的功能,同時也包括為重載模塊提供時鐘信號,以及觸發(fā)信號,本文觸發(fā)信號是通過用戶程序編寫串口通信協(xié)議棧來接收PC端傳輸?shù)臄?shù)字作為觸發(fā)信號。第二部分是FPGA重載配置模塊。FPGA多重配置首先要調(diào)用ICAP核,當滿足觸發(fā)條件后,采用狀態(tài)機編碼的方式對ICAP核進行賦值配置。FPGA多重配置的軟件結(jié)構(gòu)圖如圖2所示。

          軟件結(jié)構(gòu)圖

          fpga相關(guān)文章:fpga是什么


          存儲器相關(guān)文章:存儲器原理



          上一頁 1 2 3 下一頁

          關(guān)鍵詞: FPGA Virtex5 FLASH ICAP IPROG 寄存器

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();