基于FPGA的多普勒測(cè)振計(jì)信號(hào)采集與處理系統(tǒng)設(shè)計(jì)方案
2.2 FPGA邏輯設(shè)計(jì)
本文引用地址:http://www.ex-cimer.com/article/221564.htm在FPGA邏輯設(shè)計(jì)中,采用Altera公司的Quartus Ⅱ綜合開(kāi)發(fā)環(huán)境對(duì)FPGA進(jìn)行設(shè)計(jì)、仿真和調(diào)試,實(shí)現(xiàn)信號(hào)的采集和處理功能,F(xiàn)PGA邏輯設(shè)計(jì)工作流程圖如圖3所示。
在工作過(guò)程中,F(xiàn)PGA首先檢測(cè)是否接收到數(shù)據(jù)采集完畢的使能信號(hào),如果沒(méi)有接收到就一直進(jìn)行檢測(cè),如果收到就讀取16 位數(shù)據(jù)并緩存。當(dāng)FIFO 接近全滿狀態(tài)時(shí)啟動(dòng)數(shù)據(jù)處理邏輯,數(shù)據(jù)處理邏輯通過(guò)一系列乘加運(yùn)算結(jié)合流水線的設(shè)計(jì)方法實(shí)現(xiàn),并將運(yùn)算結(jié)果適當(dāng)截位輸出給雙口RAM.雙口RAM 擁有兩套完全獨(dú)立的數(shù)據(jù)線、地址線和讀寫控制線,當(dāng)檢測(cè)到有數(shù)據(jù)輸入時(shí),讀地址開(kāi)始加1,否則讀地址保持不變。上位機(jī)準(zhǔn)備就緒,即雙口RAM 數(shù)據(jù)準(zhǔn)備輸出時(shí),雙口RAM 寫地址開(kāi)始加1,通過(guò)串行接口將數(shù)據(jù)輸出。在輸出模擬信號(hào)時(shí),只有當(dāng)DAC8551芯片輸入寄存器接收到24位數(shù)據(jù),同時(shí)同步信號(hào)為低電平時(shí),才能啟動(dòng) D/A轉(zhuǎn)換邏輯。
下面將介紹幾個(gè)典型數(shù)字邏輯模塊的關(guān)鍵設(shè)計(jì)點(diǎn)。
(1)時(shí)鐘模塊
本設(shè)計(jì)中外部晶振提供給FPGA的時(shí)鐘為50 MHz,時(shí)鐘模塊的功能就是根據(jù)設(shè)計(jì)要求,利用鎖相環(huán)以及使能時(shí)鐘的設(shè)計(jì)方法為各個(gè)模塊提供所需的時(shí)鐘信號(hào)。通過(guò)鎖相環(huán)配置工具將50 MHz的系統(tǒng)時(shí)鐘進(jìn)行1/2分頻,從而產(chǎn)生頻率為25 MHz并滿足時(shí)序約束的主時(shí)鐘。使能時(shí)鐘設(shè)計(jì),即不增加新的時(shí)鐘,而只是利用原有主時(shí)鐘,讓分頻信號(hào)作為使能信號(hào)來(lái)使用,通過(guò)該設(shè)計(jì)對(duì)主時(shí)鐘進(jìn)行1/16 分頻,為信號(hào)處理模塊提供工作時(shí)鐘。
(2)A/D邏輯模塊
A/D 邏輯模塊的任務(wù)是根據(jù)ADS1174 的轉(zhuǎn)換時(shí)序圖,在芯片的引腳發(fā)出或接收相應(yīng)的信號(hào),使得ADS1174完成啟動(dòng)、配置和數(shù)據(jù)讀取操作。其控制操作如下:首先配置ADS1174 的相關(guān)參數(shù),包括運(yùn)行模式、接口類型等,然后通過(guò)查詢ADS1174的DRDY信號(hào)來(lái)判定數(shù)據(jù)轉(zhuǎn)換是否完成,開(kāi)始讀取數(shù)據(jù),最后將讀得數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換,同時(shí)完成數(shù)據(jù)的緩存。A/D邏輯模塊每完成一次信號(hào)采樣,則等待下一次觸發(fā)脈沖的到來(lái)。
(3)數(shù)據(jù)處理模塊
數(shù)據(jù)處理模塊的功能是提取出多普勒測(cè)振計(jì)信號(hào)中的頻移信號(hào),本設(shè)計(jì)采用如圖4 所示的信號(hào)處理算法,通過(guò)微分和乘加運(yùn)算,同時(shí)結(jié)合流水線的設(shè)計(jì)方法來(lái)實(shí)現(xiàn)。微分運(yùn)算的處理是將前一個(gè)數(shù)據(jù)延遲一個(gè)單位時(shí)間,用當(dāng)前的數(shù)據(jù)減去前一個(gè)數(shù)據(jù)得到的。通過(guò)宏模塊構(gòu)建16 b × 16 b有符號(hào)乘法器來(lái)實(shí)現(xiàn)乘法運(yùn)算,同時(shí)為了避免溢出,對(duì)乘法運(yùn)算結(jié)果適當(dāng)截位。相關(guān)除法器操作則與乘法器類似。
電子管相關(guān)文章:電子管原理
光耦相關(guān)文章:光耦原理
fpga相關(guān)文章:fpga是什么
評(píng)論