從4004到core i7——處理器的進(jìn)化史-CPU構(gòu)成零件-3

　　有了上面這張圖做基礎(chǔ)，我們?cè)俅位氐?a class="contentlabel" href="http://www.ex-cimer.com/news/listbylabel/label/CMOS">CMOS反相器的例子上。不同的是，這次我們關(guān)注的是其中的寄生參數(shù)

　　注意，上面的圖中一個(gè)反相器在驅(qū)動(dòng)另一個(gè)。

　　顯然，在上面的圖中，假設(shè)Vin突然從0->VDD，那么電容Cgd12,Cdb1,Cdb2,Cw,Cg3,Cg4都要充放電，而充放電的通路就是PMOS管M2。為了簡(jiǎn)便起見(jiàn)，我們將0.5VDD作為0和1的分界線，并且假設(shè)Vin是一個(gè)理想的階躍信號(hào)，即從0->1不需要時(shí)間。我們發(fā)現(xiàn)，從Vin跳變開(kāi)始，第二個(gè)反相器的輸入端經(jīng)過(guò)了這么長(zhǎng)時(shí)間：

　　0.69R(2Cgd12+Cdb1+Cdb2+Cw+Cg3+Cg4)

　　才變到0.5VDD，其中R是M2的導(dǎo)通等效電阻。

　　這個(gè)長(zhǎng)長(zhǎng)的表達(dá)式告訴我們：

　　在動(dòng)態(tài)情況下，CMOS電路的響應(yīng)時(shí)有傳輸延時(shí)(propagation delay)的。輸入的信息要等一段時(shí)間才能被正確地處理并且得到相應(yīng)的輸出。將多個(gè)CMOS邏輯門串連在一起，傳輸延時(shí)便會(huì)逐級(jí)積累。

　　一般而言，傳輸延時(shí)大致等于電路工作的最短時(shí)鐘間隔，即極限頻率的倒數(shù)。

　　就一般的深亞微米器件而言，這個(gè)時(shí)間在10^-11s數(shù)量級(jí)左右，即頻率最高至100GHz左右。

　　上面的圖片簡(jiǎn)化一下，便得到了下面這張圖片：

　　這個(gè)電路絕不僅僅只是一個(gè)簡(jiǎn)單的例子，它告訴我們：

　　電路的性能取決于MOS管導(dǎo)通電阻與MOS管寄生電容。

　　這個(gè)事實(shí)是評(píng)價(jià)一切電路性能的基礎(chǔ)。

　　舉個(gè)例子來(lái)說(shuō)，由于有以下關(guān)系：

　　又寄生電容在電壓的小范圍變化下基本不變，所以CPU在提升頻率的同時(shí)一般要提升供電電壓，以減小0.69RC提高極限頻率。