高清液晶電視LCD屏檢測(cè)儀的設(shè)計(jì)

　隨著多媒體技術(shù)的快速發(fā)展與普及，液晶顯示屏(LCD)在生活中的使用十分普遍。因?yàn)槟壳案咔咫娨暤姆直媛蚀蠖嗖粸殡娔X顯卡所支持，傳統(tǒng)的電腦軟件測(cè)試方法無法滿足個(gè)體用戶對(duì)顯示屏質(zhì)量的測(cè)試需求。為解決此問題，本文設(shè)計(jì)了一款價(jià)格低、使用靈活、體積小巧的便攜式多分辨率LCD圖樣發(fā)生器，可以為實(shí)驗(yàn)室人員和消費(fèi)者提供逐點(diǎn)檢測(cè)高清液晶屏的機(jī)會(huì)。
1 LCD檢測(cè)項(xiàng)目及樣圖
1.1 檢測(cè)項(xiàng)目
　(1)壞點(diǎn)檢測(cè)
　壞點(diǎn)主要有亮點(diǎn)、暗點(diǎn)兩種。質(zhì)量上乘的液晶顯示器要求在全黑圖樣下無亮點(diǎn)，在全白圖樣下各點(diǎn)亮度均勻，暗點(diǎn)數(shù)目小于3個(gè)而且不能出現(xiàn)相鄰壞點(diǎn)。本產(chǎn)品壞點(diǎn)檢測(cè)圖樣為純色背景。
　(2)對(duì)比度
　對(duì)比度就是把白色信號(hào)在100%和0%的飽和度相減，再除以用光照度Lux(即勒克斯，每平方米的流明值)為計(jì)量單位下0%的白色值所得到的數(shù)值[1](0%的白色信號(hào)實(shí)際上就是黑色)。較高的對(duì)比度對(duì)應(yīng)著顯示圖像的高銳度，能帶來更豐富的色彩層次感。本產(chǎn)品對(duì)比對(duì)檢測(cè)圖樣為灰度條。
　(3)色彩
　豐富、逼真的色彩顯示是LCD的一大特色，而色彩的顯示準(zhǔn)確程度也是屏幕質(zhì)量的衡量標(biāo)準(zhǔn)之一。本產(chǎn)品選用彩條圖樣來檢測(cè)。
　(4)分辨率
　高分辨率的屏幕能顯示更加精細(xì)的畫面。但是屏幕實(shí)際的顯示能力還要接受儀器的檢驗(yàn)。本產(chǎn)品用黑白密紋圖樣來檢測(cè)屏幕的水平分辨率和垂直分辨率是否真實(shí)，并檢測(cè)色偏現(xiàn)象的發(fā)生。
　(5)響應(yīng)速度
　響應(yīng)時(shí)間決定了顯示器每秒所能顯示的畫面幀數(shù)，更快的響應(yīng)速度是為更優(yōu)質(zhì)的連續(xù)畫面顯示提供硬件的基礎(chǔ)。本產(chǎn)品將用瞬變圖和移動(dòng)方塊圖樣來定性檢測(cè)屏幕響應(yīng)速度。
1.2 檢測(cè)樣圖
　檢測(cè)樣圖如圖1所示。

2 系統(tǒng)設(shè)計(jì)
　本文使用Altera公司型號(hào)為EP3C16F484C6的FPGA芯片和DE0開發(fā)平臺(tái)。設(shè)計(jì)的環(huán)節(jié)包括軟件設(shè)計(jì)、設(shè)計(jì)綜合、仿真驗(yàn)證、下載驗(yàn)證。采用的軟件工具為QuartusⅡ9.1，描述語言為VerilogHDL。本設(shè)計(jì)支持三種常用的顯示分辨率：各類液晶顯示器通用的640×480@60 Hz、4：3屏幕的高分辨率模式1 280×1 024@60 Hz、16：9高清模式1 920×1 080@60 Hz。每種分辨率下，都支持七種檢測(cè)圖樣的VGA顯示。在產(chǎn)品外形的設(shè)計(jì)上，以簡(jiǎn)潔、實(shí)用為基本要求，旨在節(jié)約成本的同時(shí)提供給用戶便捷的操作體驗(yàn)。
2.1 系統(tǒng)結(jié)構(gòu)與外形設(shè)計(jì)
　圖2是LCD屏檢測(cè)儀的系統(tǒng)結(jié)構(gòu)圖，系統(tǒng)功能主要由核心器件FPGA實(shí)現(xiàn)。
　

2.2 系統(tǒng)模塊
　從圖2可以看到，本系統(tǒng)主要包括時(shí)鐘信號(hào)發(fā)生模塊、VGA同步信號(hào)產(chǎn)生模塊、VGA顯示控制模塊、外部輸入處理模塊和工作模式顯示模塊。時(shí)鐘發(fā)生模塊用于產(chǎn)生不同分辨率下掃描所需的像素時(shí)鐘；VGA同步信號(hào)產(chǎn)生模塊用于產(chǎn)生輸出的行同步、幀同步信號(hào)；VGA顯示控制模塊根據(jù)外部的輸入來控制VGA顯示數(shù)據(jù)的輸出，從而產(chǎn)生特定的檢測(cè)圖樣；接口方面的外部輸入處理模塊則負(fù)責(zé)按鍵的消抖和顯示模式的譯碼工作。工作模式顯示模塊用于向用戶指示產(chǎn)品當(dāng)前的工作狀態(tài)。
3 系統(tǒng)功能實(shí)現(xiàn)
3.1 VGA時(shí)序說明
　本系統(tǒng)需要由VGA輸出的信號(hào)包括：行同步信號(hào)(HSYNC)、場(chǎng)(幀)同步信號(hào)(VSYNC)、RGB數(shù)據(jù)信號(hào)(模擬值)。其中至關(guān)重要的是行、場(chǎng)同步信號(hào)，只有正確地輸出與分辨率相應(yīng)的同步信號(hào)，才能準(zhǔn)確、穩(wěn)定地在LCD上顯示檢測(cè)圖樣。根據(jù)VGA視頻傳輸標(biāo)準(zhǔn)，屏幕著色從左上角開始，從左到右、從上到下逐行掃描，每行掃描結(jié)束后都要由行同步信號(hào)實(shí)現(xiàn)顯示器的行同步，每一幀的掃描結(jié)束后都要由場(chǎng)同步信號(hào)實(shí)現(xiàn)場(chǎng)同步。視頻電子標(biāo)準(zhǔn)協(xié)會(huì)(VESA)對(duì)顯示器時(shí)序做了規(guī)范，行時(shí)序和場(chǎng)時(shí)序都要包括同步脈沖(Sync)、顯示后沿(Back Porch)、顯示區(qū)(Display Interval)和顯示前沿(Front Porch)四個(gè)部分。VGA工業(yè)標(biāo)準(zhǔn)還規(guī)定了同步信號(hào)的負(fù)極性，即同步脈沖信號(hào)為低電平[2]。
　表1、表2分別是VGA行、場(chǎng)時(shí)序?qū)挾确峙鋄3]，圖4是同步信號(hào)時(shí)序示意圖。

　特別需要注意的是，行同步信號(hào)各階段持續(xù)時(shí)長(zhǎng)的單位是像素時(shí)鐘周期，而場(chǎng)同步信號(hào)各階段持續(xù)時(shí)長(zhǎng)的單位為行時(shí)鐘周期(線)，即掃描一行的時(shí)間長(zhǎng)度。
3.2 像素時(shí)鐘的產(chǎn)生
　由于高分辨率模式所需的像素時(shí)鐘往往都大于100 MHz，不能由開發(fā)板自帶的晶振分頻產(chǎn)生，所以在設(shè)計(jì)中采用了Quartus中Tool->MegaWizard Plug-In Manager產(chǎn)生 IP核中的ALTPLL模塊，實(shí)現(xiàn)數(shù)字鎖相環(huán)PLL，將50 MHz的原始時(shí)鐘信號(hào)轉(zhuǎn)變?yōu)榉€(wěn)定的高頻像素時(shí)鐘。
3.3 VGA行場(chǎng)同步信號(hào)發(fā)生
　下面是本設(shè)計(jì)中VGA同步信號(hào)產(chǎn)生的VerilogHDL描述：
reg [11：0] h_cnt， v_cnt；
always @(posedge clk_pix or negedge rst_n)
if(!rst_n)
h_cnt = 0；
else if(h_cnt == H_TOTAL)
//scanning of one line finished
h_cnt = 0；
else
h_cnt = h_cnt + 1'b1；
always @(posedge clk_pix or negedge rst_n)
if(!rst_n)
v_cnt = 0；
else if(h_cnt == H_TOTAL)
if(v_cnt == V_TOTAL)
//scanning of one frame finished
v_cnt = 0；
else
v_cnt = v_cnt + 1'b1；
assign VGA_VS=(v_cnt>=0 v_cntV_SYNC)？1'b0： 1'b1；
assign VGA_HS=(h_cnt>=0 h_cntH_SYNC)？1'b0：1'b1；
3.4 檢測(cè)樣圖信號(hào)的產(chǎn)生
　由于檢測(cè)圖樣多為有規(guī)律的色塊，在圖樣產(chǎn)生過程中可以充分利用位運(yùn)算來提高信號(hào)產(chǎn)生的速度，減少對(duì)存儲(chǔ)單元的依賴。
3.5 仿真結(jié)果
　本設(shè)計(jì)采用ModelSim專業(yè)仿真軟件進(jìn)行仿真。對(duì)于PLL模塊，由于SE版本的ModelSim不支持Quartus II內(nèi)置IP核，可以在Quartus II內(nèi)獨(dú)立仿真；對(duì)于其他模塊，建立testbench.v測(cè)試文件，在ModelSim中新建項(xiàng)目進(jìn)行編譯、仿真。圖5、圖6分別是 PLL模塊與VGA同步信號(hào)發(fā)生仿真結(jié)果。
仿真圖中，clk是晶振產(chǎn)生的50 MHz時(shí)鐘；rst_n是低電平有效清零輸入；VGA_HS、VGA_VS分別為行同步、場(chǎng)同步信號(hào)；ready_sig為有效顯示區(qū)指示信號(hào)；frame_sig為幀脈沖，每幀結(jié)束時(shí)產(chǎn)生一個(gè)高脈沖；x_addr、y_addr為當(dāng)前掃描像素的坐標(biāo)。
4 實(shí)際測(cè)試效果
　產(chǎn)品的所有功能在Altera公司提供的DE0開發(fā)板上實(shí)現(xiàn)。圖7是在SHARP 46英寸液晶屏(分辨率為1 920×1 080@60 Hz)上的實(shí)測(cè)結(jié)果(照片)。
　由于VGA有著較為廣泛的使用，所以本設(shè)計(jì)的圖樣輸出接口設(shè)計(jì)成VGA模擬信號(hào)的輸出。隨著存儲(chǔ)設(shè)備容量的擴(kuò)大和信息傳輸速度的加快，未來的高清視頻和高清圖像的顯示將由數(shù)字傳輸取代模擬傳輸。所以，若要進(jìn)一步改進(jìn)本文高分辨率LCD屏檢測(cè)儀的設(shè)計(jì)，可以考慮增加HDMI和YPbPr多端子的輸出，并進(jìn)一步擴(kuò)大檢測(cè)分辨率范圍，從而保證檢測(cè)儀能適應(yīng)更多LCD屏的檢測(cè)。
參考文獻(xiàn)
[1] 田佳天.高清SDI電視測(cè)試信號(hào)源在FPGA硬件平臺(tái)上的設(shè)計(jì)和實(shí)現(xiàn)[DB/OL].http：//www.paper.edu.cn，2010-12-23.
[2] 王恒心，熊慶國(guó)，王鑫，等.基于FPGA/CPLD的嵌入式VGA顯示系統(tǒng)[J].微計(jì)算機(jī)原理，2008：146-148.
[3] VGA信號(hào)時(shí)序關(guān)系(VGA Signal Timing)[DB/OL].http：//tinyvga.com/vga-timing.2011-02.