<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于FPGA的c點(diǎn)陣顯示系統(tǒng)設(shè)計(jì)

          基于FPGA的c點(diǎn)陣顯示系統(tǒng)設(shè)計(jì)

          作者: 時(shí)間:2012-09-14 來源:網(wǎng)絡(luò) 收藏

          二、接收卡控制系統(tǒng)單元模塊設(shè)計(jì)

          (一)時(shí)鐘控制模塊

          1. 行計(jì)數(shù)時(shí)鐘和掃描控制信號(hào)

          采用行掃描的,必須產(chǎn)生行掃描控制信號(hào)。如圖 2所示的row[4..0]是行掃描控制信號(hào),用它接一個(gè) 2-4 譯碼器和四個(gè) 3-8 譯碼器來產(chǎn)生 32個(gè)行選信號(hào),構(gòu)成 1/32 掃描方式的顯示屏。Hclk為行計(jì)數(shù)時(shí)鐘,也可以稱為行鎖存時(shí)鐘。

          基于FPGA的c點(diǎn)陣顯示系統(tǒng)設(shè)計(jì)

          基于FPGA的c點(diǎn)陣顯示系統(tǒng)設(shè)計(jì)

          基于FPGA的c點(diǎn)陣顯示系統(tǒng)設(shè)計(jì)
          圖2 行驅(qū)動(dòng)模塊原理圖



          關(guān)鍵詞: FPGA FPGA

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();