利用FPGA實現(xiàn)優(yōu)異的家用電器設計
加入技術交流群
1. 維持電壓恒定；
2. 盡量減少相位不平衡；
3. 維持功率因數(shù)恒定；
4. 保持良好的電源質量；
5. 采用可調(diào)式速度驅動或雙速電機；
6. 控制好溫度；
7. 匹配電機運行速度。
利用數(shù)字電路或FPGA控制模擬電機電路將使系統(tǒng)成本和功耗大大降低。采用FPGA除了可以節(jié)能之外，還能夠將嵌入式數(shù)字信號處理(DSP)、微控制器、I/O接口等功能整合到一起，從而實現(xiàn)完整的家電設計。
脈沖寬度調(diào)制
用數(shù)字方式控制模擬電機電路的一種典型方法是采用脈沖寬度調(diào)制(PWM)。此時方波的時間周期是恒定的，而接通時間(TON)即信號保持高電平的時間可以被改變或調(diào)制。因此，信號的占空比或平均直流電平是變化的。借助于數(shù)字系統(tǒng)的支持，PWM已經(jīng)成為控制模擬電路的一種極好方式。圖1就是數(shù)字脈沖的接通時間改變的例子。
應用實例包括電壓調(diào)整，即通過改變占空比將輸出電壓控制到所要求的電平。另一個例子是功率發(fā)送，這時的平均發(fā)送功率是調(diào)制占空比的函數(shù)。PWM的實現(xiàn)取決于具體的使用方法，對于簡單的電壓調(diào)整，可以使用CPLD(例如Altera MAX II)實現(xiàn)，而對于需要利用內(nèi)部DSP模塊的復雜控制算法，可以使用低成本的FPGA(例如Altera Cyclone III)實現(xiàn)。
圖2是PWM的基本方框圖，而圖3則是一個驅動模擬電機接口電路的調(diào)制輸出。UP和DOWN輸入信號被用來調(diào)整輸出信號的占空比，它們可以由微控制器產(chǎn)生。第一個模塊利用所有MAX II器件中都有的UFM振蕩器來產(chǎn)生兩個頻率不同的時鐘。來自該模塊的4位輸出信號DUTY_CYCLE的增加或降低取決于UP或DOWN信號的證實。第二個4位輸出信號COUNT以第一個模塊中產(chǎn)生的較高時鐘頻率連續(xù)增加。該信號與第二個模塊中相同頻率的DUTY_CYCLE信號進行比較。比較的結果是分配到最終輸出信號PWM的單個位。信號DUTY_CYCLE是一個4位的變量，因此輸出信號的占空比具有16個不同的取值。在本設計實現(xiàn)中，輸入UP的優(yōu)先級要高于DOWN。因此，如果兩個信號同時為高電平，輸出信號將被視作占空比的增加。
圖1：PWM波形示例。
圖2：PWM基本框圖
圖3：電機模擬驅動電路
評論