基于數(shù)字預(yù)失真平臺的推進(jìn)算法研究

　　1 數(shù)字預(yù)失真技術(shù)

　　對于這個(gè)兩難問題，更具成本效益的解決方案是采用設(shè)計(jì)巧妙的DSP。利用數(shù)字預(yù)失真(DPD)這種技術(shù)，可以通過使發(fā)射信號預(yù)失真來滿足頻譜要求，同時(shí)讓工作在高效率飽和區(qū)的PA晶體管有效線性化。DPD需要一個(gè)觀測接收機(jī)，通過其中的高帶寬ADC，對PA輸出的耦合版本進(jìn)行下變頻處理。發(fā)射波形的數(shù)字版本與接收波形相比較，由自適應(yīng)算法計(jì)算或更新一系列參數(shù)，以便預(yù)加載下一個(gè)發(fā)射波形。當(dāng)自適應(yīng)算法收斂時(shí)，即使PA工作在傳遞函數(shù)的高度非線性部分，發(fā)射機(jī)輸出也實(shí)現(xiàn)了線性化。DPD可將發(fā)射機(jī)效率從10%以下提高到35%以上，具體取決于所用的算法和功率放大器拓?fù)浣Y(jié)構(gòu)。

　　包含DPD等復(fù)雜閉環(huán)算法的無線電系統(tǒng)設(shè)計(jì)不能孤立地進(jìn)行。針對信號鏈的模擬行為和PA的電氣與熱記憶效應(yīng)進(jìn)行建模也不是一件容易的事。失真機(jī)制的數(shù)量會(huì)隨著非線性階數(shù)的提高而迅速增加，這意味著PA的輸入驅(qū)動(dòng)電平可能會(huì)顯著改變失真行為。一款完整的閉環(huán)估算平臺對于優(yōu)化給定PA的DPD算法可謂無價(jià)之寶。

　　ADI公司已開發(fā)出3G/4G兼容發(fā)射無線電平臺，支持無線基礎(chǔ)設(shè)施設(shè)備的設(shè)計(jì)人員利用功率放大器和數(shù)字預(yù)失真技術(shù)估算閉環(huán)性能結(jié)果。這款混合信號數(shù)字預(yù)失真平臺(MSDPD)如圖1所示，它將高性能線性和混合信號器件組合成先進(jìn)的發(fā)射機(jī)和DPD觀測接收機(jī)。

　　圖1：混合信號數(shù)字預(yù)失真(MSDPD)開發(fā)板

　　2 DPD平臺的FPGA優(yōu)勢

　　當(dāng)今許多DPD用戶使用的解決方案要么基于固定功能ASIC，要么基于FPGA。FPGA具有可編程能力，因此用戶能夠靈活地優(yōu)化解決方案，并能夠適應(yīng)數(shù)據(jù)轉(zhuǎn)換器和功率晶體管技術(shù)的未來發(fā)展。固定功能ASIC則不允許設(shè)計(jì)人員輕易改變算法或支持不同版本的標(biāo)準(zhǔn)。可編程器件的好處是可以加速產(chǎn)品上市，靈活且經(jīng)濟(jì)有效地適應(yīng)新標(biāo)準(zhǔn)和發(fā)展中的標(biāo)準(zhǔn)，而不必像ASIC那樣需要重新設(shè)計(jì)。

　　隨著FPGA技術(shù)的進(jìn)步，現(xiàn)在使用一個(gè)FPGA器件就能實(shí)現(xiàn)整個(gè)無線電調(diào)制解調(diào)器，并支持多種標(biāo)準(zhǔn)和多天線，因此可以省去許多信號處理和連接IC，電路板空間得以縮小，BOM成本得以降低。此外，這種集成度讓業(yè)界離軟件無線電(SDR)又近了一步，有助于設(shè)備制造商快速響應(yīng)網(wǎng)絡(luò)提供商的需求。

　　MSDPD開發(fā)平臺是市場上僅有的一款為無線基礎(chǔ)設(shè)施設(shè)備的設(shè)計(jì)人員提供FPGA功能的解決方案。MSDPD板能夠與多種FPGA開發(fā)套件無縫連接：通過HSMC接口使用Altera Stratix IV，以及通過FMC接口使用Xilinx Virtex 6。直接與FPGA接口為設(shè)計(jì)人員提供了一個(gè)即時(shí)便捷框架，可以快速估算第三方DPD算法，或者通過簡單的FPGA重新編程，在一個(gè)閉環(huán)環(huán)境中設(shè)計(jì)并優(yōu)化自己的算法。