基于FPGA的電臺接口轉換模塊

一般來說，無線電臺通信采用半雙工通信方式，一方在發(fā)送話音信號的同時，不能接收另一方的話音信號。因此電臺的通信接口分為兩部分，一部分為話音信號接口，用于發(fā)送接收話音，另一部分為PTT控制信號接口，用于控制電臺的發(fā)送接收狀態(tài)。然而，目前有許多通信設備，如民航、海事、鐵路交通的內部通信以及應急通信等，為了實現(xiàn)電臺的遠程遙控，并且節(jié)省信道資源，將PTT控制信號調制成已知的單頻信號與話音信號一起發(fā)送，確保PTT控制信號傳輸?shù)目煽啃浴．攦韧ㄔO備與電臺直接相連時，接口不兼容。因此需要設計一種電臺接口轉換模塊，能夠將單頻信號與話音信號分離開來，實現(xiàn)電臺與內通設備的通信。

現(xiàn)代的大規(guī)模FPGA既能處理過去DSP處理器領域的功能，同時又大大地降低專用集成電路方案的風險和前期成本，因此采用FPGA作為核心芯片和先進的數(shù)字信號處理技術來開發(fā)將為開發(fā)帶來諸多的優(yōu)勢。

1 設計原理

基于FPGA的電臺接口轉換模塊是基于數(shù)字信號處理技術，將設備的話音信號通過模/數(shù)轉換器轉化為數(shù)字信號傳輸?shù)捷斎刖彌_區(qū)，數(shù)字話音信號一方面經(jīng)過FIR(Finite Impulse Response)帶阻濾波器，濾除某一已知的單頻信號，發(fā)送到輸出緩沖區(qū)，再通過數(shù)模轉換器轉化為話音信號，傳輸給電臺；另一方面，通過時頻變換、閾值檢測以及穩(wěn)定處理三個步驟，檢測出單頻信號，據(jù)此產生PTT(Push-to-Talk)控制信號輸出，其接口轉換模塊功能框圖如圖1所示。

2 FFT處理器設計

在Altera可編程邏輯器件中數(shù)字信號處理系統(tǒng)設計需要能夠同時具有高速運算以及硬件語言描述的開發(fā)工具。Altera DSP Builder集成了這些工具。Altera公司的DSP Builder大大縮短了DSP開發(fā)周期，在友好開發(fā)環(huán)境里它能幫助使用者生成一個有關DSP設計的高級硬件描述語言。IP中的FFT MegaCore function是一個具有良好性能，高度參數(shù)化的快速傅里葉變換的進程。該設計采用DSP Builder模型這個共享開發(fā)平臺中的Megacore functions完成FFT處理器和FIR陷波濾波器的設計。

I/O數(shù)據(jù)流結構的設計如下：

在FFT MegaCore宏功能模塊中主要的參數(shù)指標就是數(shù)據(jù)流相應的時序規(guī)則，下面簡要介紹一下流結構的時序原理圖，如圖2所示。

在圖2中，sink_valid是FFT模塊的輸出信號，它表示FFT處理器是否做好接收數(shù)據(jù)的準備。sink_ready和sink_valid都處于高位時，F(xiàn)FT開始運行，等待sink_sop信號置位開始輸入數(shù)據(jù)，只要這兩個信號中任一個信號置低位，就表明FFT還未準備好，F(xiàn)FT將處于等待狀態(tài)，直到這兩個信號都處于高位才開始運行。sink_sop是一幀信號傳輸?shù)钠鹗夹盘?，sink_eop表示一幀信號傳輸結束信號。

3 FIR陷波濾波器的設計

窗函數(shù)設計法在設計常用FIR數(shù)字濾波器中有非常廣泛的應用，正確的選擇窗函數(shù)可以提高所設計的數(shù)字濾波器的性能，或者在滿足技術指標的條件下，減少FIR數(shù)字濾波器的階數(shù)。窗函數(shù)設計法主要目標是獲得最窄的主瓣寬度和盡可能大的旁瓣衰減。若阻帶衰減不高，則濾除不干凈，衰減過高，可能將有用信號也一并濾除。據(jù)資料可知，矩形窗、漢寧窗的阻帶衰減很低，海明窗較好一點，布萊克曼窗應該是最恰當?shù)摹?/P>

圖3是加布萊克曼窗后的陷波濾波器，采用Matlab工具產生，橫坐標為頻率范圍，縱坐標為各頻率點上的幅度。

由圖3可知，陷波濾波器在頻率為2 kHz的地方幅度最低，達-60 dB，其過渡帶寬200 Hz，大體上能滿足設計的需求。