新出現(xiàn)的SoC FPGA上的策略考慮

FPGA在嵌入式系統(tǒng)中的應(yīng)用

在2000年，對于大部分嵌入式系統(tǒng)應(yīng)用，FPGA還是相對比較昂貴的器件，結(jié)果，與相應(yīng)的 CPLD或者 PAL相比，其應(yīng)用相對較少。然而，在過去十年中，基于 SRAM的 FPGA在降低成本上超越了CMOS，由此，EE Times年度嵌入式調(diào)查表明，接近50%的嵌入式系統(tǒng)采用了FPGA。SoC FPGA最顯著的優(yōu)勢是成本比分立器件低很多，芯片供應(yīng)商有很大的市場機(jī)會來獲得投資回報(bào)。

摩爾定律的經(jīng)濟(jì)現(xiàn)實(shí)

摩爾定律顯得越來越“昂貴”。開發(fā)高級 CMOS半導(dǎo)體的制造設(shè)施成本大約在60億到10億美元。由于需要4千萬美元的成本來開發(fā)新半導(dǎo)體器件，因此，在典型的利潤模型中，半導(dǎo)體器件應(yīng)能夠獲得 1億美元的毛利潤，20%的收益要花在研發(fā)上。典型的毛利潤是50%時,企業(yè)至少要占據(jù)2億美元的市場份額。除了消費(fèi)類電子、移動電話和 PC之外，很少有能夠達(dá)到這一規(guī)模的應(yīng)用市場，因此，單一目的或者固定功能的器件很難獲得投資回報(bào)。在今后的工藝技術(shù)中，高級半導(dǎo)體的成本會越來越高，這一成本結(jié)構(gòu)使得開發(fā)固定功能半導(dǎo)體器件很難獲得較好的經(jīng)濟(jì)回報(bào)，這表明在可編程邏輯技術(shù)上的投入會越來越多，而專用 ASSP和CPU等固定功能器件的投入會越來越少。SoC FPGA有潛力應(yīng)用于很多市場領(lǐng)域，將會獲得更多的投入。

CPU在體系結(jié)構(gòu)上的增強(qiáng)

嵌入式處理這一術(shù)語涵蓋了多種應(yīng)用，從對成本非常敏感的4位處理器到非常復(fù)雜的多核64位處理器。相似的，這種廣泛的應(yīng)用一直支持各種類型的處理器、操作系統(tǒng)和軟件供應(yīng)商。與 2000年相比，這種廣泛性在2011年表現(xiàn)出很大的不同。對于其規(guī)模和多樣性而言，嵌入式市場總體上向速度更快、功能更強(qiáng)的處理器發(fā)展；例如，16位微控制器逐漸被 32位CPU替代。同時，四種應(yīng)用最廣泛的體系結(jié)構(gòu)進(jìn)一步增強(qiáng)了對32位 CPU系列的支持，這些體系結(jié)構(gòu)包括：ARM .、MIPS .、PowerPC.和x86。之所以對其進(jìn)行增強(qiáng)，主要是因?yàn)檐浖匦院凸δ苤赜?。結(jié)果，采用了這些CPU體系結(jié)構(gòu)之一的 SoC FPGA能夠占據(jù)更大的市場，因此，供應(yīng)商更愿意在這類半導(dǎo)體上加大投入。

平臺效應(yīng)

生產(chǎn)商、用戶和輔助支撐系統(tǒng)在產(chǎn)品上彼此之間會有影響時，就會出現(xiàn)網(wǎng)絡(luò)效應(yīng), 或者稱為平臺效應(yīng)。平臺效應(yīng)的基本原理是某一種產(chǎn)品或者標(biāo)準(zhǔn)的應(yīng)用越多，它在用戶基礎(chǔ)和輔助支撐系統(tǒng)中的價(jià)值就越高。結(jié)果，用戶基礎(chǔ)和輔助支撐系統(tǒng)就會在這種技術(shù)上加大投入，從而吸引更多的應(yīng)用，產(chǎn)生一種自我增強(qiáng)的良性循環(huán)。熟悉的例子包括PC、視頻記錄格式和社交網(wǎng)站等。

一般而言，有可能產(chǎn)生自我增強(qiáng)循環(huán)的產(chǎn)品將會在這種循環(huán)中不斷發(fā)展，這是因?yàn)閰⑴c到新產(chǎn)品中的所有成員都會獲得較高的 ROI。平臺一旦開始啟動后，它會吸引更多的投入，活躍的市場很快就會轉(zhuǎn)向這一標(biāo)準(zhǔn)。

SoC FPGA極有可能看到這種平臺效應(yīng)。隨著 SoC FPGA的不斷發(fā)展，用戶將非常愿意重新使用他們在多種系統(tǒng)中使用過的 FPGA IP和設(shè)計(jì)軟件。例如，CPU輔助支撐系統(tǒng)中的成員愿意盡可能少的去學(xué)習(xí) FPGA開發(fā)工具，而 CPU供應(yīng)商則希望減少 FPGA開發(fā)工具的數(shù)量。結(jié)果，支持多家供應(yīng)商和CPU體系結(jié)構(gòu)的SoC FPGA平臺很有可能觸發(fā)這種平臺效應(yīng)，幫助這些用戶和輔助支撐系統(tǒng)成員獲得很大的優(yōu)勢。

Altera的方法

Altera在嵌入式系統(tǒng)上進(jìn)行了多年的創(chuàng)新投入后，已經(jīng)啟動了“嵌入式計(jì)劃”，目的是建立一個基于一種FPGA設(shè)計(jì)流程方法的多家供應(yīng)商、多CPU體系結(jié)構(gòu)SoC FPGA平臺。FPGA設(shè)計(jì)流程方法可以用作多種 SoC FPGA的基礎(chǔ)，以及使用軟核 CPU和其他軟核IP的SoC解決方案?？梢詮?a class="contentlabel" href="http://www.ex-cimer.com/news/listbylabel/label/Altera">Altera獲得 ARM (硬核 )、MIPS (軟核)和Nios . II (軟核) CPU，而 Atom E6X5C可配置處理器由 Intel提供。這種集成方法在一種 FPGA體系結(jié)構(gòu)和設(shè)計(jì)流程中統(tǒng)一了三種主要的CPU體系結(jié)構(gòu)以及最流行的基于FPGA的軟核CPU。

推動創(chuàng)新

FPGA設(shè)計(jì)流程集成方法旨在激勵輔助支撐系統(tǒng)從主要處理器體系結(jié)構(gòu)轉(zhuǎn)向投入單一FPGA平臺和工具流程，從而帶來豐富的工具、應(yīng)用軟件、操作系統(tǒng)軟件和專業(yè)知識支持。隨著數(shù)百家全球輔助支撐系統(tǒng)成員在 CPU體系結(jié)構(gòu)上的投入，這一 FPGA平臺及其越來越多的工具、軟件和IP應(yīng)用越來越廣泛，對系統(tǒng)設(shè)計(jì)人員越來越重要，表明其價(jià)值定位將促進(jìn)應(yīng)用，從而推動了良性平臺循環(huán)。

提供功能強(qiáng)大的工具和 IP

這一多供應(yīng)商平臺的關(guān)鍵組成是對 FPGA邏輯進(jìn)行編程的 Quartus. II軟件流程。除了這些優(yōu)點(diǎn)，Quartus II軟件還包括 Qsys系統(tǒng)集成工具，它采用了 Altera的第二代交換架構(gòu)技術(shù)，用于加速軟核 IP的開發(fā)、重用和集成?；?GUI的 Quartus II軟件有免費(fèi)的網(wǎng)絡(luò)版和擁有完全許可的版本，其設(shè)計(jì)流程包括系統(tǒng)設(shè)計(jì)和時序收斂方法、在系統(tǒng)驗(yàn)證以及第三方 EDA工具支持，滿足了效能和性能需求。