一種基于FPGA的立體視頻轉(zhuǎn)換系統(tǒng)研究設(shè)計

　　1.2 硬件系統(tǒng)設(shè)計

　　系統(tǒng)的硬件框圖如圖2所示。該系統(tǒng)采用DVI作為視頻輸入輸出接口。DVI作為一種全數(shù)字的接口標(biāo)準(zhǔn)，已經(jīng)成為液晶顯示器必備的一種接口。與VGA相比，它的優(yōu)點在于采用數(shù)字信號傳輸，沒有A/D、D/A二次轉(zhuǎn)換帶來的信號損失。其中輸入輸出分別采用TI公司的TFP401和TFP410芯片，該芯片支持最高165 MHz的像素時鐘，即對應(yīng)1600×1200@60 Hz的分辨率。FPGA芯片采用Xilinx公司的Spartan3E系列的XC3S1600E，該芯片具有較為豐富的資源，并且成本較低。為了滿足視頻數(shù)據(jù)存儲的需要，該系統(tǒng)還配備了一組位寬為32 bit、容量為64 MB的DDR SDRAM存儲芯片。當(dāng)系統(tǒng)工作在2D模式時，FPGA采集由DVI輸入的視頻數(shù)據(jù)，經(jīng)SDRAM緩存后發(fā)送給DVI輸出芯片；當(dāng)系統(tǒng)工作在3D模式時，FPGA先對讀入的數(shù)據(jù)實時進(jìn)行格式轉(zhuǎn)換后再寫入SDRAM，然后從SDRAM讀出轉(zhuǎn)換好的數(shù)據(jù)發(fā)送給DVI輸出芯片，立體顯示器接收到的即是對應(yīng)的立體格式的數(shù)據(jù)。該設(shè)計利用DVI輸入輸出時序上的特點，分時利用一組SDRAM實現(xiàn)了類似“乒乓操作”的幀緩存功能，充分利用了系統(tǒng)資源。

　　2 FPGA邏輯設(shè)計

　　系統(tǒng)設(shè)計的主要任務(wù)是完成FPGA對各個模塊的控制，包括DVI數(shù)據(jù)的輸入輸出、SDRAM的讀寫控制、數(shù)據(jù)的緩存以及各模塊之間的協(xié)調(diào)等。其中，數(shù)據(jù)的緩存是整個系統(tǒng)設(shè)計的關(guān)鍵。FPGA內(nèi)部的模塊劃分如圖3所示，虛線左邊的模塊采用視頻的像素時鐘作為工作時鐘，頻率取決于分辨率；右邊的模塊采用系統(tǒng)自身生成的時鐘作為工作時鐘，頻率最高為166 MHz。