一種基于FPGA的雷達脈沖預(yù)分選器設(shè)計

　　0 引言

　　現(xiàn)代電子戰(zhàn)環(huán)境日趨復(fù)雜，信號日趨密集，新體制雷達不斷出現(xiàn)，雷達信號的各個參數(shù)以各種規(guī)律變化，因而從密集復(fù)雜的信號環(huán)境中分選和識別各種新體制雷達信號就成了電子戰(zhàn)信號處理的一大難題。為了滿足電子支援措施(ESM)實時信號分選的需要，對處理器的處理時間提出了較高的要求：不僅要求處理器的硬件結(jié)構(gòu)具有良好的設(shè)計和可不斷優(yōu)化的空間，而且要求器件有較高的集成性，這些已成為不可忽視的因素。經(jīng)過對相關(guān)器件的深入分析和研究，本文采用高速現(xiàn)場可編程門陣列器件(FPGA)替代中小規(guī)模集成芯片來設(shè)計三參數(shù)關(guān)聯(lián)比較器，從而實現(xiàn)預(yù)分選器設(shè)計。

　　1 基于關(guān)聯(lián)比較器的信號預(yù)分選原理

　　關(guān)聯(lián)比較器技術(shù)對高密度信號環(huán)境下的硬件預(yù)分選有著積極和重要的意義。關(guān)聯(lián)比較器用于信號預(yù)分選的思路源于傳統(tǒng)信號處理方法中的輻射源參數(shù)匹配方法。目前，電子戰(zhàn)系統(tǒng)中對雷達信號實時分選可利用的信息仍然是雷達信號的五大參數(shù)：載頻(RF)、脈寬(PW)、到達方位(DOA)、到達時間(TOA)、脈幅(PA)。其中RF一般集中在若干離散的頻率點上，聚斂性好，因此是偵察信號處理中最重要的特征之一；DOA取決于雷達和偵察機的相對方位角，當雷達與偵察機之間沒有相對運動時，DOA為常數(shù)，存在相對運動時，DOA變化緩慢，該參數(shù)不受雷達信號本身影響，也是偵察信號處理中最重要的特征之一；由于雷達信號PW本身比較穩(wěn)定，數(shù)值分布較集中，具有很好的平穩(wěn)性和聚斂性，因此也可以作為分選特征之一；由于影響PA的因素太多，使PA的平穩(wěn)性較差，可信度不高，一般不作為分選依據(jù)；而TOA一般作為主處理器的主要分選、識別參數(shù)，一般也不作為預(yù)處理分選依據(jù)。因此從理論上講預(yù)處理可利用的有3個參數(shù)：RF，PW，DOA。

　　分選系統(tǒng)的框圖如圖1所示，脈沖分選分為預(yù)分選和主分選兩部分，預(yù)分選為RF，PW，DOA三參數(shù)聯(lián)合分選，由FPGA完成；主分選為重頻(PRI)分選，由DSP完成。

　　根據(jù)RF，PW，DOA構(gòu)成的三參數(shù)關(guān)聯(lián)比較器原理如圖2所示。每部雷達信號在空間占據(jù)一個小盒，小盒的中心坐標可以認為是雷達參數(shù)，小盒的尺寸取決于參數(shù)容差，這與接收機的測量精確度有關(guān)。只要測量達到一定精確度，選取合適的容差范圍，就可以對此小盒內(nèi)的脈沖進行去交錯，最后確定脈沖序列的存在。