基于FPGA和頻率合成器的GPS信號(hào)源的設(shè)計(jì)

　　3 實(shí)驗(yàn)結(jié)果

　　數(shù)字電路模塊的核心是基帶/中頻模塊，采用ADI公司的FPGA芯片EPlC6Q240C8，該芯片采用130 nm工藝，邏輯單元有5 980個(gè)，在Quart-usⅡ8.O平臺(tái)下測(cè)試，測(cè)試結(jié)果是GPS信號(hào)調(diào)制占用邏輯單元337個(gè)，采用ModelSim仿真平臺(tái)，編寫(xiě)TestBench測(cè)試文件，在ModelSim平臺(tái)下導(dǎo)出時(shí)長(zhǎng)1 ms的GPS信號(hào)數(shù)據(jù)，在Matlab上進(jìn)行功率譜分析，仿真波形如圖6(a)所示，中心頻率是12.5 MHm將基帶/中頻模塊輸出的GPS中頻信號(hào)送到安泰頻譜分析儀AT5011進(jìn)行頻譜分析，頻譜波形如圖6(b)所示，信號(hào)中心頻率為12.5 MHz，中頻信號(hào)能量主要集中在主瓣上，仿真結(jié)果和實(shí)測(cè)結(jié)果相符合。

　　模擬電路的射頻模塊在進(jìn)行PCB電路設(shè)計(jì)時(shí)，需要考慮的問(wèn)題是噪聲干擾，噪聲干擾是影響射頻電路性能的重要因素，在PCB布局時(shí)要考慮數(shù)字電路和模擬電路之間的干擾，大功率器件和小功率器件之間的干擾，供電電源的噪聲干擾，高頻線的布線及接地等因素。射頻模塊的驗(yàn)證是觀察是否將GPS中頻信號(hào)上變頻為1 575.42 MHz的信號(hào)，測(cè)試中將射頻模塊輸出的GPS射頻信號(hào)經(jīng)60 dB衰減后送到頻譜分析儀，頻譜顯示信號(hào)是一個(gè)單頻信號(hào)，中心頻率是1 575.4 MHz，測(cè)試符合系統(tǒng)設(shè)定要求。

　　4 結(jié)語(yǔ)

　　通過(guò)分析頻率合成器ADF4360-4的工作原理、性能特點(diǎn)及其應(yīng)用電路設(shè)計(jì)，結(jié)合GPS信號(hào)源設(shè)計(jì)，提出了以FPGA芯片和頻率合成器為核心的GPS信號(hào)源的總體設(shè)計(jì)方案，分?jǐn)?shù)字電路和模擬電路兩部分進(jìn)行了設(shè)計(jì)與實(shí)現(xiàn)，并給出了實(shí)驗(yàn)測(cè)試。結(jié)果表明，以FPGA為核心的基帶/中頻模塊實(shí)現(xiàn)了GPS信號(hào)的BPSK調(diào)制，擴(kuò)頻調(diào)制，輸出了12.5 MHz的GPS中頻信號(hào);以頻率合成器ADF4360-4為核心的射頻模塊完成了上變頻功能，將GPS中頻信號(hào)調(diào)制到射頻1 575.4 MHz上，測(cè)試滿足系統(tǒng)設(shè)計(jì)要求。