約束設置與邏輯綜合在SoC設計中的應用
加入技術交流群
從報告中看到，該路徑起點是i_ZSU32_top/i_eth2_top/miim1/clkgen/U42/Y，終點是i_ZSU32_top/i_eth2_top/miim1/shftrg/ShiftReg_reg_1_，路徑的時序裕量是2.96 ns。
ZSU32采用中芯國際0.18 μm CMOS標準單元庫進行了邏輯綜合和版圖設計實現(xiàn)，6層金屬布線，已成功流片。電路綜合規(guī)模為200萬門，所有cell的面積為19 195 460 μm2，芯片總面積小于5 mm×5 mm。
參考文獻
[1] Synopsys.Design Compiler User Guide，Version Y-2008.06，Synopsys.
[2] BHATNAGAR H.Advanced ASIC chip synthesis using synopsys design compiler physical compiler and prime time (second edition).Kluwer Academic Publishers，2002.
[3] RABAEY J M.Anantha chandrakasan，borivoje nikolic.Digital Integrated CircuitsA Design Perspective(Senond Edition)(影印版).北京：清華大學出版社，2004，3.
評論