<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于FPGA實(shí)現(xiàn)的SCI接口電路IP核的設(shè)計(jì)

          基于FPGA實(shí)現(xiàn)的SCI接口電路IP核的設(shè)計(jì)

          作者: 時(shí)間:2010-09-07 來(lái)源:網(wǎng)絡(luò) 收藏

            仿真結(jié)果

          起始位檢測(cè)仿真波形

          圖6 起始位檢測(cè)仿真波形

            由圖7仿真波形可知,采樣一位數(shù)據(jù)的狀態(tài)機(jī)在數(shù)據(jù)位的第4、5、6個(gè)內(nèi)部sclk時(shí)鐘進(jìn)行。位值由多數(shù)采樣的值決定,圖中rxd在第4、5、6圖7 采樣一位數(shù)據(jù)的仿真波形個(gè)sclk時(shí)的值為1,故dok在第8個(gè)sclk時(shí)鐘輸出1,表示此次采樣的一位數(shù)據(jù)為1。

          采樣一位數(shù)據(jù)的仿真波形

          圖7 采樣一位數(shù)據(jù)的仿真波形

            結(jié)論

            由VerilogHDL語(yǔ)言描述,可讀性好,便于修改與測(cè)試,可方便地嵌入到用戶的系統(tǒng)。筆者利用Xilinx公司的Spartan ⅡXC2S100成功地實(shí)現(xiàn)了與PC機(jī)的串行通信。如在此基礎(chǔ)上增加其它的控制寄存器,則可設(shè)計(jì)出功能更為完善的。


          上一頁(yè) 1 2 3 4 下一頁(yè)

          關(guān)鍵詞: FPGA IP核 SCI接口電路 VLSI

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();