用FPGA構(gòu)建PCI Express端點(diǎn)器件最佳平臺(tái)

　　軟IP實(shí)現(xiàn)的另一難題是功能的數(shù)量。通常，此類核僅實(shí)現(xiàn)滿足性能或兼容性目標(biāo)規(guī)范所要求的最少功能。相反，硬IP可以支持基于客戶要求的全面功能列表，并提供完全的兼容性(表1)，且不存在嚴(yán)重的性能或資源相關(guān)的問題。

表1 Virtex-5 LXT FPGA PCI Express功能

　　延遲問題

　　盡管PCI Express控制器的延遲不會(huì)對(duì)總體系統(tǒng)延遲有很大的影響，但卻會(huì)影響接口的性能。使用較窄的數(shù)據(jù)通路有助于減少延遲。

　　對(duì)PCI Express來(lái)說(shuō)，延遲就是發(fā)送包并穿過(guò)物理層、邏輯層和事務(wù)層接收包所需的周期數(shù)。典型的x8通道PCI Express端點(diǎn)的延遲為20-25周期，在250MHz下對(duì)應(yīng)80-100ns的延遲時(shí)間。如果使用128位的數(shù)據(jù)通路實(shí)現(xiàn)接口來(lái)簡(jiǎn)化時(shí)序(如125MHz)，延遲會(huì)加倍為160-200ns。在最新的Virtex-5 LXT和SXT器件中，無(wú)論是軟IP實(shí)現(xiàn)還是硬IP實(shí)現(xiàn)，都采用250MHz下的64位數(shù)據(jù)通路實(shí)現(xiàn)x8。