一種基于VC++程序的FPGA重配置方案設計

　　引言

　　隨著大規(guī)模集成電路的快速發(fā)展，系統(tǒng)設計已從傳統(tǒng)的追求大規(guī)模、高密度逐漸轉向提高資源利用率，使有限的資源可以實現(xiàn)更大規(guī)模的邏輯設計。利用現(xiàn)場可編程邏輯器件FPGA的多次可編程配置特點，通過重新下載存儲于存儲器的不同系統(tǒng)數(shù)據(jù)，從而實現(xiàn)不同的芯片邏輯功能，可以在很大程度上提高資源利用率。原始配置FPGA的方法是硬件設計者根據(jù)需求設計生成配置數(shù)據(jù)流，然后通過專用配置芯片對FPGA進行配置，例如通過下載電纜將配置數(shù)據(jù)流存儲到FPGA配置存儲芯片中，該方法的整個過程需要芯片廠商的專用軟件參與。因此，該配置方法對依賴下載電纜，適合于產(chǎn)品研制過程中下載配置操作，且有一定的局限性，不適用對產(chǎn)品應用中的系統(tǒng)升級或系統(tǒng)重構。

　　結合對FPGA重配置方案的軟硬件設計，本文通過PC機并通過總線(如PCI總線)將配置數(shù)據(jù)流下載到硬件功能模塊的有關配置芯片，從而完成配置FPGA的全過程。該方法的軟件部分基于Visual C++的開發(fā)環(huán)境，并用C++語言開發(fā)動態(tài)連接庫，以用于軟件設計應用程序部分的調用。文中詳述了上層用戶對配置文件的處理、調用動態(tài)連接庫中的發(fā)送函數(shù)、將配置數(shù)據(jù)流發(fā)送給硬件的軟件設計過程，并通過建立用戶與硬件的握手聯(lián)系，來提高配置數(shù)據(jù)的傳輸率。

　　1 FPGA的可重配置硬件方案

　　本文給出的設計方案將FPGA的配置程序文件看作一個“對象”，邏輯設計者先將所要完成的工作程序生成這樣的一個“對象”，然后由上位機通過某種通訊接口模塊及邏輯控制模塊，將其下傳到FPGA的配置芯片中來完成FPGA器件的重新配置，即通過對FPGA邏輯的重配置來完成系統(tǒng)的重構或升級。邏輯設計者最終通過上位機用戶界面的簡單操作，即可完成硬件功能模塊的工作方式重構，其可重配置的系統(tǒng)硬件結構框圖如圖1所示。

　　圖1中借用原系統(tǒng)DSP處理器的控制功能來完成上位機控制命令及下載數(shù)據(jù)的接收，上位機與系統(tǒng)之間采用PCI總線接口。上位機命令由DSP處理器進行解析，并隨后發(fā)送到配置芯片控制器中，配置芯片控制器可由CPLD器件構成，它的編程采用EEPROM或FLASH技術，且無需外部存儲器芯片。

　　在設計中，上位機通過PCI總線建立通信并發(fā)送配置命令及數(shù)據(jù)至DSP，DSP以串行方式通知配置芯片控制器發(fā)送控制命令以及要進行配置的數(shù)據(jù)包，同時，配置芯片控制器在解析命令后，還應執(zhí)行相應的操作，并完成FPGA配置芯片所需的下載時序及配置數(shù)據(jù)。配置芯片的數(shù)據(jù)下載過程稱為編程操作，編程完成后，再啟動配置操作，即可進行FPGA從配置芯片讀取新的系統(tǒng)配置程序過程。與常用的FPGA配置方法相比較，本文所采用的FPGA可重構設計的硬件結構更加簡單，用戶操作也更加方便，而且在對FPGA的配置芯片寫入配置程序數(shù)據(jù)的時候，并不會影響到FPGA的繼續(xù)工作，系統(tǒng)重構的時隙也更小。

　　DSP控制程序一般采用中斷等待的設計思想，處理器上電啟動后，首先對自身的工作方式進行設置，然后對系統(tǒng)各個功能模塊進行初始化操作，使其工作在一個確定的已知狀態(tài)下。之后，在完成系統(tǒng)的初始化以后，DSP程序進入空閑等待狀態(tài)，直到標志著上層命令已送達控制邏輯的中斷信號有效，程序再從空閑等待狀態(tài)進入中斷服務程序，然后判斷是系統(tǒng)配置命令，還是其他工作命令。若接收到配置命令，則進入串口中斷服務程序，隨后判斷配置命令的類別，并進入相應的子函數(shù)程序，包括配置模式、用戶模式、擦除、擦除延時、寫數(shù)據(jù)等多個子函數(shù)。配置模式是指系統(tǒng)通過發(fā)送控制命令來獲取FPGA配置芯片的數(shù)據(jù)信號線、時鐘信號線以及片選信號線的控制權，從而進行讀寫操作。調用配置模式子函數(shù)后，發(fā)送不同的命令控制字，便可以選擇配置不同的配置器件。

　　本系統(tǒng)中的邏輯電路平臺由2片Altra公司FPGA芯片構成，其對應的配置芯片分別為EPCS16和EPCS1器件，設計中，可以分別為這兩片配置芯片設置各自的32位控制字。用戶模式子函數(shù)可在系統(tǒng)對EPCS配置芯片的寫數(shù)據(jù)操作完成后，通過系統(tǒng)發(fā)送控制命令來釋放配置芯片EPCS的數(shù)據(jù)信號線、時鐘信號線以及片選信號線的控制權，這樣，F(xiàn)PGA將恢復到用戶所設置的工作模式。