RFIC設(shè)計(jì)所面臨的挑戰(zhàn)及設(shè)計(jì)流程詳解

　　4. 模塊電路設(shè)計(jì)

　　接下來(lái)開(kāi)始電路的初步設(shè)計(jì)，首先進(jìn)行電路研究并了解性能規(guī)范要求。這種早期研究有助于形成頂層的版圖規(guī)劃，對(duì)于RFIC來(lái)說(shuō)頂層版圖規(guī)劃對(duì)噪聲和模塊級(jí)互連非常敏感。在該階段，可嘗試對(duì)螺旋電感等無(wú)源器件進(jìn)行綜合以滿足規(guī)范要求，并在芯片上進(jìn)行最初的布局。這個(gè)階段可進(jìn)行兩項(xiàng)重要的工作：為螺旋電感創(chuàng)建早期的模型，并在模塊級(jí)版圖完成前用于仿真；對(duì)螺旋電感之間的互感進(jìn)行初始分析?？稍谠撾A段為所有的電感創(chuàng)建器件模型以用于仿真。

　　可以按照設(shè)計(jì)工程師偏好的方法進(jìn)行仿真，頻域或者時(shí)域仿真均可，設(shè)計(jì)工程師要綜合考慮電路特點(diǎn)、仿真類型和仿真量等因素后再?zèng)Q定。一個(gè)單一的工藝設(shè)計(jì)套件和配套的設(shè)計(jì)環(huán)境可幫助設(shè)計(jì)工程師選擇合適的仿真算法?？筛鶕?jù)仿真類型以合適的方式顯示結(jié)果。當(dāng)模塊級(jí)的電路完成后，設(shè)計(jì)工程師可以在頂層環(huán)境下使用行為激勵(lì)和對(duì)外圍芯片的描述來(lái)驗(yàn)證這些電路。

　　5. 物理實(shí)現(xiàn)

　　版圖設(shè)計(jì)自動(dòng)化功能(自動(dòng)布線、連通性驅(qū)動(dòng)和設(shè)計(jì)規(guī)則驅(qū)動(dòng)的版圖設(shè)計(jì)和布局等)是非常高效的。由于緊密地結(jié)合了原理圖和設(shè)計(jì)約束規(guī)則，版圖設(shè)計(jì)自動(dòng)化能夠極大地提升工作效率。布線器能夠解決差分對(duì)、屏蔽線的布線問(wèn)題，并支持手動(dòng)設(shè)置每一根走線的布線約束。這就使物理設(shè)計(jì)過(guò)程像前端設(shè)計(jì)過(guò)程一樣具有可重復(fù)性。雖然在初期要投入一些時(shí)間來(lái)建立這些工具，但它們?cè)谝院蟮脑O(shè)計(jì)過(guò)程中都是可復(fù)用的。

　　6. 寄生參數(shù)提取

　　在版圖完成后，電磁場(chǎng)仿真(EM)可為無(wú)源器件生成高精度的模型。例如，可選擇幾個(gè)螺旋電感作為EM仿真的關(guān)鍵對(duì)象，具體做法是：用螺旋電感替換在設(shè)計(jì)過(guò)程中已經(jīng)創(chuàng)建的一些模型，混合并匹配現(xiàn)有的模型。設(shè)計(jì)工程師需要全面監(jiān)控螺旋電感的建模過(guò)程，并對(duì)運(yùn)行時(shí)間和精確度進(jìn)行權(quán)衡。

　　基于網(wǎng)絡(luò)的寄生提取是隨著版圖出現(xiàn)后在整個(gè)設(shè)計(jì)過(guò)程中最重要的一個(gè)環(huán)節(jié)。RF設(shè)計(jì)對(duì)于寄生效應(yīng)非常的敏感。由于設(shè)計(jì)工程師能夠掌握任何區(qū)域、走線或模塊的相關(guān)寄生信息，因此管理不同層次的寄生參數(shù)的信息就變得更為重要。不敏感的走線只需要RC參數(shù)，而敏感走線則需要RLC參數(shù)。帶有螺旋電感的走線可以以RLC和電感參數(shù)的形式提取出來(lái)，甚至可對(duì)最敏感的走線添加襯底效應(yīng)。同時(shí)，這些走線可以與無(wú)源器件的器件模型混合匹配。

　　當(dāng)頂層版圖實(shí)現(xiàn)后，噪聲分析(特別是襯底噪聲分析)可以保證有噪電路(如數(shù)字邏輯和PLL)不會(huì)影響到高度敏感的RF電路。設(shè)計(jì)工程師可以對(duì)此進(jìn)行檢查，如果關(guān)注的電路區(qū)域被影響到，設(shè)計(jì)工程師可以修改版圖規(guī)劃或在有噪電路周圍增加保護(hù)帶。然而，想在晶體管級(jí)對(duì)整個(gè)電路進(jìn)行仿真或包含所有的寄生信息往往是不現(xiàn)實(shí)的。一種解決方法是提取行為模型，但這會(huì)忽略不同模塊間連線的寄生效應(yīng)，因此必須支持層次化的提取能力和設(shè)計(jì)模塊間連線的寄生參數(shù)提取。

　　7. 校準(zhǔn)HDL模型

　　在模塊開(kāi)發(fā)完成后，可以根據(jù)關(guān)鍵的電路性能參數(shù)對(duì)最初的行為模型進(jìn)行反標(biāo)注，這樣可實(shí)現(xiàn)更為精確的HDL級(jí)仿真。雖然并不適用于所有效應(yīng)，但是這種方法能夠以更少的運(yùn)行時(shí)間成本獲得更為精確的性能信息，并能加速驗(yàn)證，減少全晶體管級(jí)驗(yàn)證的工作量。

　　用混合級(jí)仿真對(duì)模塊進(jìn)行驗(yàn)證有三個(gè)步驟。首先，在對(duì)模塊功能進(jìn)行驗(yàn)證時(shí)，要在系統(tǒng)級(jí)仿真中包含一個(gè)理想化的模塊模型；然后，用這個(gè)模塊的網(wǎng)表替換理想化模型來(lái)驗(yàn)證模塊的功能。這樣就能檢測(cè)出模塊缺陷給系統(tǒng)性能帶來(lái)的影響。

　　最后，用一個(gè)提取模型代替模塊的網(wǎng)表。通過(guò)對(duì)網(wǎng)表和提取模型的仿真結(jié)果進(jìn)行比較分析，可以對(duì)提取模型的功能性和精確度進(jìn)行驗(yàn)證。在以后對(duì)其他模塊進(jìn)行混合級(jí)仿真時(shí)使用經(jīng)過(guò)驗(yàn)證的提取模型而不是理想模型能有效提高其有效性。

　　如果操作合理，自下而上的驗(yàn)證方式能夠?qū)Υ笮拖到y(tǒng)實(shí)現(xiàn)更為詳細(xì)的驗(yàn)證。由于去掉了物理實(shí)現(xiàn)的細(xì)節(jié)而僅保留行為細(xì)節(jié)，行為仿真的執(zhí)行速度非?？?。隨著模塊逐漸成熟，由自下而上驗(yàn)證過(guò)程生成的行為模型越來(lái)越有用，并可用于第三方IP驗(yàn)證和復(fù)用。

　　對(duì)于包括射頻前端的無(wú)線系統(tǒng)來(lái)說(shuō)，自下而上的驗(yàn)證過(guò)程是驗(yàn)證大型系統(tǒng)性能的必然方法。如前所述，晶體管級(jí)的RF系統(tǒng)驗(yàn)證需要將調(diào)制信號(hào)運(yùn)行數(shù)千個(gè)周期，這往往是不現(xiàn)實(shí)的。用先進(jìn)的包絡(luò)分析技術(shù)替代傳統(tǒng)的瞬態(tài)仿真只能將仿真速度提高10~20倍。即使將傳統(tǒng)的通帶模型用于自下而上的提取技術(shù)，由于RF載頻仍然存在，也無(wú)法將仿真速度提高到令人滿意的程度。只有將自下而上的模型提取技術(shù)和復(fù)雜的基帶或低通等效模型結(jié)合起來(lái)，載波信號(hào)才會(huì)被有效抑止，其仿真時(shí)間才足以實(shí)現(xiàn)全芯片級(jí)的誤包率分析。

　　為所有模塊都生成行為模型是一件耗時(shí)費(fèi)力的工作，而且只有極少的設(shè)計(jì)工程師具有這種專業(yè)技術(shù)。而自動(dòng)化的工具和方法學(xué)能夠根據(jù)特定應(yīng)用和技術(shù)需要，借助經(jīng)過(guò)驗(yàn)證的精度和開(kāi)放API來(lái)修改現(xiàn)有模板生成詳細(xì)的行為模型。