<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于FPGA的絕對(duì)式編碼器通信接口設(shè)計(jì)

基于FPGA的絕對(duì)式編碼器通信接口設(shè)計(jì)

作者：時(shí)間：2010-04-21 來(lái)源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢

收藏

　　在本接口的研發(fā)過程中，對(duì)FPGA的開發(fā)采用Altera公司的Quartus II 5.1集成環(huán)境，硬件描述語(yǔ)言為VHDL語(yǔ)言。圖4為主程序流程圖。

　　圖5為碼盤與FPGA之間的通信波形，從位置信號(hào)可以看出該接口工作正常。

　　3 結(jié)束語(yǔ)

　　本文設(shè)計(jì)了一種基于FPGA的絕對(duì)式碼盤智能接口，用以進(jìn)行絕對(duì)式編碼器和伺服驅(qū)動(dòng)器DSP處理器之間的通信。并且具CRC校驗(yàn)等糾錯(cuò)功能。該接口基本可以替代價(jià)格昂貴的專用接口芯片，降低產(chǎn)品的成本，促進(jìn)伺服電機(jī)驅(qū)動(dòng)器的國(guó)產(chǎn)化進(jìn)程。

上一頁(yè) 1 2 3 下一頁(yè)

<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=114&cb=INSERT_RANDOM_NUMBER_HERE&n=a7a83b30' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=115&cb=INSERT_RANDOM_NUMBER_HERE&n=a3d98779' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=116&cb=INSERT_RANDOM_NUMBER_HERE&n=abca108c' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=117&cb=INSERT_RANDOM_NUMBER_HERE&n=a1775170' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=118&cb=INSERT_RANDOM_NUMBER_HERE&n=a449048b' border='0' alt='' /></a>

關(guān)鍵詞： FPGA RCN226 絕對(duì)式編碼器 通信接口

評(píng)論

相關(guān)推薦

基于FPGA的數(shù)字信號(hào)處理--什么是定點(diǎn)數(shù)？

嵌入式系統(tǒng) FPGA 數(shù)字信號(hào) 定點(diǎn)數(shù) | 2024-05-11

高速ADC與內(nèi)置嵌入式串行收發(fā)器的FPGA接口

視頻 Altera FPGA ADC Linear 串行收發(fā)器 | 2009-05-19

help, 44b0+fpga拖死cpu

sandman555 | 2005-02-05

基于FPGA的鎖相環(huán)位同步提取電路

設(shè)計(jì)方案電子電路圖，F(xiàn)PGA 鎖相環(huán) | 2012-07-27

視頻協(xié)議板-FPGA配置基于LatticeECP3的設(shè)計(jì)

設(shè)計(jì)方案視頻協(xié)議 -FPGA 配置基于 LatticeECP3 | 2014-05-20

LatticeECP3設(shè)計(jì)的視頻協(xié)議板電路圖-FPGA配置

設(shè)計(jì)方案 LatticeECP3 設(shè)計(jì) 視頻協(xié)議電路圖 -FPGA | 2011-06-27

利用強(qiáng)大的軟件設(shè)計(jì)工具為FPGA開發(fā)者賦能

嵌入式系統(tǒng) 軟件設(shè)計(jì)工具 FPGA 萊迪思 | 2024-07-17

實(shí)時(shí)的噪聲源定位系統(tǒng)

視頻 NI LabVIEW FPGA | 2009-03-25

s3c2410+fpga 做視頻無(wú)線傳輸

herbertwj | 2004-08-15

Altera: 采用全系列40-nm收發(fā)器FPGA和ASIC實(shí)現(xiàn)創(chuàng)新

視頻 Altera FPGA ASIC | 2009-07-13

LabVIEW 8.20技術(shù)資料大全簡(jiǎn)介

資源下載 NI LabVIEW 射頻和通信 FPGA | 2007-12-11

3-DES算法的FPGA高速實(shí)現(xiàn)(Xilinx)

資源下載 Xilinx FPGA 3-DES算法 | 2007-12-13

采用創(chuàng)新的FPGA 器件來(lái)實(shí)現(xiàn)更經(jīng)濟(jì)且更高能效的大模型推理解決方案

嵌入式系統(tǒng) Achronix FPGA | 2024-06-18

國(guó)產(chǎn)28納米FPGA流片

嵌入式系統(tǒng) FPGA EDA 芯片 | 2024-05-31

萊迪思推出全新安全控制FPGA系列產(chǎn)品，具備先進(jìn)的加密敏捷性和硬件可信根

嵌入式系統(tǒng) 萊迪思安全控制 FPGA 加密敏捷性硬件可信根 | 2024-06-27

help, 44b0+fpga拖死cpu

sandman555 | 2005-02-05

基于FPGA的可編程數(shù)字濾波器系統(tǒng)

資源下載 Max FPGA 可編程數(shù)字濾波器 | 2007-12-14

Altera的FPGA下載常見問題經(jīng)驗(yàn)小結(jié)

資源下載 Altera FPGA 常見問題經(jīng)驗(yàn) | 2007-12-13

FPGA比單片機(jī)厲害嗎？

嵌入式系統(tǒng) FPGA 單片機(jī) | 2024-06-13

萊迪思全新推出邏輯優(yōu)化的通用FPGA拓展其小型FPGA產(chǎn)品組合

嵌入式系統(tǒng) 萊迪思 FPGA 小型FPGA | 2024-07-23

基于SD7502構(gòu)成的FPGA-ASK電路圖

設(shè)計(jì)方案基于 SD7502 構(gòu)成 FPGA-ASK 電路圖 | 2011-07-13

FPGA是實(shí)現(xiàn)敏捷、安全的工業(yè)4.0發(fā)展的關(guān)鍵

嵌入式系統(tǒng) FPGA 工業(yè)4.0 Lattice 萊迪思 | 2024-05-06

iCE40 LP/HX系列FPGA：萊迪思的創(chuàng)新可編程解決方案

嵌入式系統(tǒng) iCE40 LP/HX FPGA 萊迪思可編程解決方案 | 2024-06-07

FPGA如何同DDR3存儲(chǔ)器進(jìn)行接口?

視頻 Altera FPGA DDR3 | 2008-06-18

9種單片機(jī)常用的軟件架構(gòu)

嵌入式系統(tǒng) PCB FPGA 架構(gòu) | 2024-05-21

用C/C++語(yǔ)言開發(fā)大規(guī)模FPGA [轉(zhuǎn)載于www.fpga.com.cn]

xiaohua | 2002-09-24

ALTERA的PCI_IP Core問答集

資源下載 Altera FPGA PCI_IP Core | 2007-12-13

LabVIEW FPGA 模塊簡(jiǎn)介

視頻 NI LabVIEW FPGA | 2009-04-01

help, 44b0+fpga拖死cpu

sandman555 | 2005-02-05

Altera公司cyclone系列FPGA-1C6電路圖

設(shè)計(jì)方案 Altera 公司 cyclone 系列 FPGA-1C6 | 2009-07-17

焦點(diǎn)

推薦視頻

技術(shù)專區(qū)

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();