<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > SOPC在嵌入式工業(yè)以太網(wǎng)控制器中的應用

          SOPC在嵌入式工業(yè)以太網(wǎng)控制器中的應用

          作者: 時間:2010-04-16 來源:網(wǎng)絡 收藏

            1 引言

            隨著以太網(wǎng)在工業(yè)控制領域得到大規(guī)模應用,的工業(yè)以太網(wǎng)系統(tǒng)也越來越多的滲入到了工業(yè)控制領域。以Motorola ColdFire微處理器和ARM處理器為硬件平臺的工業(yè)以太網(wǎng)系統(tǒng)已經(jīng)有大量文獻報道。

            以上這些系統(tǒng)的開發(fā)平臺并不完全針對工業(yè)以太網(wǎng)的應用情況,因為芯片設計公司并不完全熟悉工業(yè)以太網(wǎng)的需要。因此在實際應用當中經(jīng)常出現(xiàn)硬件資源浪費或者資源不夠的問題,并且開發(fā)系統(tǒng)往往需外接PLD芯片來進行外圍器件的邏輯控制,存在接口速率的瓶頸問題。技術(shù)能解決這個難題。

            2 技術(shù)

            可編程片上系統(tǒng)()是一種特殊的系統(tǒng):首先它是片上系統(tǒng)(SOC),即由單個芯片完成整個系統(tǒng)的主要邏輯功能;其次,它是可編程系統(tǒng),具有靈活的設計方式,可裁減、可擴充、可升級,并具備軟硬件在系統(tǒng)可編程的功能。

            2.1 SOPC

            SOPC 結(jié)合了SOC和FPGA各自的優(yōu)點,實際上涵蓋了嵌入式系統(tǒng)設計技術(shù)的全部內(nèi)容,除了以處理器和實時多任務操作系統(tǒng)(RTOS)為中心的軟件設計技術(shù)、以 PCB和信號完整性分析為基礎的高速電路設計技術(shù)以外,SOPC還涉及目前以引起普遍關(guān)注的軟硬件協(xié)同設計技術(shù)。由于SOPC的主要邏輯設計是在可編程邏輯器件內(nèi)部進行,而BGA封裝已被廣泛應用在微封裝領域中,傳統(tǒng)的調(diào)試設備,如:邏輯分析儀和數(shù)字示波器,已很難進行直接測試分析,因此,必將對以仿真技術(shù)為基礎的軟硬件協(xié)同設計技術(shù)提出更高的要求。同時,新的調(diào)試技術(shù)也已不斷涌現(xiàn)出來,如Altera公司的嵌入式邏輯分析儀SignalTappII就是一種片內(nèi)實時調(diào)試工具;而在應對復雜設計方面,諸如Altera公司的DSP Builader就是一個利用可編程硬件邏輯實現(xiàn)數(shù)字信號處理算法的強大輔助工具。

            2.2 NIOS

            NIOS 是Altera公司以RISC為基礎的可配置、可裁減軟核處理器[2]。它具有16位指令集和16/32位數(shù)據(jù)通路,通過將包括16或32位高性能處理器在內(nèi)的多種應用模塊嵌入到通用FPGA/CPLD內(nèi),實現(xiàn)完全可配置的嵌入式系統(tǒng)。Nios軟核處理器主要特性包括:高效靈活的處理器模塊,可以通過軟件配置成16位或32位的中央處理單元,并可選擇不同的內(nèi)部存儲器大小,其最高執(zhí)行速度可達50MHz;具有多種其它功能模塊的選擇(SDRAM控制器、 UART控制器、PCI接口模塊、LCD接口模塊、MAC接口模塊等多種功能模塊);具有完整、廉價、便捷的開發(fā)系統(tǒng)。所有開發(fā)(包括設計、調(diào)試)均通過軟件進行,不再需要專門的硬件仿真器和編程器, 大大減少了開發(fā)設備的成本。

            NIOS將CPU與PLD的功能集于一身,既簡化了電路板設計,又不存在接口速率的瓶頸問題,使整個系統(tǒng)在一塊芯片上就可以完成。

            3 硬件設計

            控制器的硬件設計流程就是為了定制合適的CPU和外設,在 SOPC Builder和QuartusII中完成。在這里可以靈活定制NIOS CPU的各個特性甚至指令,可以使用Altera提供的大量的IP Core來加快開發(fā)者開發(fā)NIOS外設的速度,提高外設的性能,也可以使用第三方的IP Core,或者使用VHDL、Verilog來自己定制外設。

            嵌入式的硬件分為三個部分:FPGA部分、存儲器部分和外圍元件部分如圖1所示。本文選用的是FPGA是CYCLONE EP1C6。FPGA部分是建立在FPGA上的,核心是NIOS CPU Core,我們需要在SOPC Builder中需要設計的就是FPGA部分。要建的NIOS系統(tǒng)包含的元件模塊有:一個NIOS CPU核;用于連接NIOS核的Avalon總線控制器,一個存放啟動和調(diào)試程序的內(nèi)部存儲器Boot ROM、一個UART串行通信電路模塊(RS-232核)、一個內(nèi)部定時器和一些通用IO外圍接口模塊。為使NIOS系統(tǒng)正常工作,在FPGA外圍必須接有一個RS-232通信口、RJ45、幾個發(fā)光管和數(shù)碼管以及16M SRAM和4M Flash ROM。

            圖1 SOPC硬件結(jié)構(gòu)

          linux操作系統(tǒng)文章專題:linux操作系統(tǒng)詳解(linux不再難懂)

          上一頁 1 2 3 下一頁

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();