基于OrCAD/PSpice9的電路優(yōu)化設(shè)計(jì)

　　2 電路優(yōu)化設(shè)計(jì)步驟

　　調(diào)用Pspice Optimizer進(jìn)行電路優(yōu)化設(shè)計(jì)，一般按以下4個(gè)步驟：

　　(1) 新建設(shè)計(jì)項(xiàng)目，完成電路原理圖設(shè)計(jì)。這一歩的關(guān)鍵是在電路中放置OPTPARAM符號(hào)，用于設(shè)置電路優(yōu)化設(shè)計(jì)過(guò)程中需要調(diào)整的元器件名稱及有關(guān)參數(shù)值；

　　(2) 根據(jù)待優(yōu)化的特性參數(shù)類別調(diào)用Pspice A/D進(jìn)行電路模擬檢驗(yàn)，確保電路設(shè)計(jì)能正常工作，基本滿足功能和特性要求；

　　(3) 調(diào)用Pspice Optimizer模塊，設(shè)置可調(diào)整的電路元器件參數(shù)、待優(yōu)化的目標(biāo)參數(shù)和約束條件等與優(yōu)化有關(guān)的參數(shù)。這一歩是優(yōu)化設(shè)計(jì)的關(guān)鍵。優(yōu)化參數(shù)設(shè)置是否合適將決定能否取得滿意的優(yōu)化結(jié)果；

　　(4) 啟動(dòng)優(yōu)化迭代過(guò)程，輸出優(yōu)化結(jié)果。

　　電路優(yōu)化設(shè)計(jì)的過(guò)程框圖如圖1所示。

　　3 電路優(yōu)化設(shè)計(jì)實(shí)例

　　濾波器電路如圖2所示。優(yōu)化目標(biāo)要求中心頻率（Fc）為10Hz；3dB帶寬(BW)為1Hz，容差為10%；增益（G）為10，容差為10%。

　　濾波器電路共有三個(gè)可調(diào)電位器R gain、RFc和Rbw，用來(lái)調(diào)整中心頻率、帶寬以及增益，且這種調(diào)整是相互影響的。三個(gè)可變電阻的阻值是由滑動(dòng)觸點(diǎn)的位置SET確定的，顯然SET值的范圍為0～1，所以將三個(gè)電位器的位置參數(shù)分別設(shè)置為aG、aBW和aFc。