基于FPGA和DDS的信號源研究與設(shè)計
4.2 基于1/4波形的存儲器設(shè)計
為了提高系統(tǒng)的分辨率和降低FPGA資源的利用率,采用基于1/4波形的存儲器設(shè)計技術(shù)。利用正弦波對稱性特點,只要存儲[O~π/2]幅值,通過地址和幅值數(shù)據(jù)變換,即可得到整個周期內(nèi)的正弦波,其設(shè)計原理如圖2所示。
用相位累加器輸出高2位,作為波形區(qū)間標志位。當最高位與次高位都為“0”時,表示輸出正弦波正處在[0~π/2]區(qū)間內(nèi),這時,地址與輸出數(shù)據(jù)都不需要變換;當最高位為“0”,次高位為“l(fā)”時,輸出正弦波正處在[π/2~π]區(qū)間內(nèi),這時,地址變換器對地址進行求補操作,而輸出數(shù)據(jù)不變;當最高位為“l(fā)”,次高位為“0”時,輸出正弦波正處在[π~3π/2]區(qū)間內(nèi),這時,地址不變,而輸出變換器對輸出數(shù)據(jù)進行求補操作;當最高位與次高位都為“l(fā)”時,輸出正弦波正處在[3π/2~2π]區(qū)間內(nèi),這時,地址和輸出數(shù)據(jù)都進行求補操作。
5 D/A轉(zhuǎn)換電路
數(shù)據(jù)
為降低設(shè)計成本,采用8位廉價
6 驗證結(jié)果
為驗證本系統(tǒng)的設(shè)計正確性,利用Ouarlus II軟件的
7 結(jié)論
直接數(shù)字頻率合成(DDS)技術(shù)屬第三代頻率合成技術(shù),與第二代基于鎖相環(huán)頻率合成技術(shù)相比,利用DDS技術(shù)合成的輸出波形具有良好的性能指標。本文在DDS技術(shù)工作原理的基礎(chǔ)上,介紹基于FPGA實現(xiàn)DDS的設(shè)計方法,并給出該系統(tǒng)合成的波形,從測試結(jié)果可看出,該系統(tǒng)工作穩(wěn)定、可靠,并具有較好的參考與實用價值。
評論