基于MPC8260處理器和FPGA的DMA接口設(shè)計(jì)
1.2 CP命令控制的IDMA傳輸
MPC8260的IDMA還可以通過(guò)向CP命令寄存器中寫(xiě)入START_IDMA命令進(jìn)行內(nèi)部觸發(fā)。每次啟動(dòng)傳輸以后
相比握手信號(hào)控制的IDMA傳輸,在這種方式下,PowerPC內(nèi)核除了需要初始化IDMA通道以外還要以命令的形式啟動(dòng)每一次的傳輸,所以要占用多一些的內(nèi)核資源。不過(guò),在一次傳輸啟動(dòng)之后最多可以傳輸4 GB的數(shù)據(jù),所以只要每次傳輸?shù)臄?shù)據(jù)長(zhǎng)度比較長(zhǎng),內(nèi)核寫(xiě)一個(gè)寄存器的額外開(kāi)銷(xiāo)就完全可以忽略不計(jì)。同時(shí),由于內(nèi)部命令觸發(fā)方式不需要握手信號(hào),不需要頻繁地每幾個(gè)字節(jié)就競(jìng)爭(zhēng)一次總線控制權(quán),所以這種方式的傳輸效率更高、傳輸速度更快。內(nèi)部命令觸發(fā)方式是以空間換時(shí)間——用前端大的緩沖區(qū)來(lái)?yè)Q取傳輸速度的提升。
考慮到主控板上軟硬件系統(tǒng)的瓶頸都在于總線帶寬,而存儲(chǔ)資源相對(duì)比較豐富,所以選擇CP命令控制的IDMA傳輸作為數(shù)據(jù)流從FPGA到SDRAM的傳輸方式。
2 DMA傳輸方案設(shè)計(jì)
FPGA和MPC8260間的數(shù)據(jù)傳輸接口設(shè)計(jì)如圖3所示。圖中左側(cè)FPGA,通過(guò)16位數(shù)據(jù)線、10位地址線、2根中斷請(qǐng)求線和一些讀寫(xiě)控制信號(hào)線連接到右側(cè)的MPC8260。MPC8260通過(guò)64位數(shù)據(jù)線與本地內(nèi)存SDRAM相連。
圖3 IDMA傳輸設(shè)計(jì)框圖
FPGA內(nèi)部分配有兩個(gè)大的存儲(chǔ)空間,用于輪流緩沖從數(shù)據(jù)源接收到的數(shù)據(jù)。任何一個(gè)緩沖區(qū)收滿后,繼續(xù)接收的數(shù)據(jù)保存到下一個(gè)緩沖區(qū),同時(shí)以中斷的方式觸發(fā)MPC8260啟動(dòng)相應(yīng)的IDMA通道把數(shù)據(jù)傳到SDRAM中。IDMA控制、數(shù)據(jù)同步和錯(cuò)誤處理都由MPC8260完成,F(xiàn)PGA只負(fù)責(zé)收發(fā)數(shù)據(jù)和觸發(fā)中斷。下面分別介紹二者的程序設(shè)計(jì)。
2.1 MPC8260程序設(shè)計(jì)
MPC8260內(nèi)部的程序處理流程如圖4所示。MPC8260預(yù)先初始化兩個(gè)IDMA通道:通道的源地址和傳輸數(shù)據(jù)長(zhǎng)度等信息與FPGA中的緩沖區(qū)一一對(duì)應(yīng)。當(dāng)收到FPGA的中斷信號(hào)之后,如果此時(shí)對(duì)應(yīng)的IDMA通道空閑,則在中斷處理程序中發(fā)出CP命令開(kāi)始接收數(shù)據(jù),同時(shí)將對(duì)應(yīng)的IDMA通道置忙狀態(tài);否則,在FPGA中可能發(fā)生了未讀取的數(shù)據(jù)被覆蓋的情況,MPC8260進(jìn)入錯(cuò)誤處理程序。在數(shù)據(jù)傳輸結(jié)束時(shí)由DMA控制器發(fā)送CPM內(nèi)部中斷到內(nèi)核,在中斷處理程序中一方面要恢復(fù)IDMA通道的參數(shù)設(shè)置,另一方面要把該IDMA通道置閑狀態(tài)等待下一次傳輸?shù)拈_(kāi)始。
MPC8260程序的核心部分是IDMA通道設(shè)置和中斷處理。
圖4 MPC8260傳輸處理流程
2.1.1 IDMA通道設(shè)置
與一般的DMA通道設(shè)置一樣,IDMA通道設(shè)置的主要參數(shù)包括:源地址、目的地址和傳輸數(shù)據(jù)長(zhǎng)度。除此之外,MPC8260的 IDMA通道設(shè)置還包括通道模式、緩沖區(qū)和中斷配置等,所涉及的寄存器比較多,配置比較復(fù)雜。IDMA通道設(shè)置的邏輯結(jié)構(gòu)如圖5所示。
圖5 IDMA通道設(shè)置的邏輯結(jié)構(gòu)框圖
linux操作系統(tǒng)文章專(zhuān)題:linux操作系統(tǒng)詳解(linux不再難懂)
評(píng)論