復(fù)雜可編程邏輯器件在通信數(shù)據(jù)傳輸中的應(yīng)用

　　3.2 時(shí)鐘產(chǎn)生

　　CPLD輸入時(shí)鐘有來(lái)自射頻的16M時(shí)鐘，來(lái)自外部晶振的32.768M時(shí)鐘和來(lái)自O(shè)MAP接口的75M時(shí)鐘CLK。其中16M時(shí)鐘用于產(chǎn)生數(shù)據(jù)應(yīng)用時(shí)AD9861所需要的3.2M、6.4M轉(zhuǎn)換時(shí)鐘，32.768M時(shí)鐘用于產(chǎn)生語(yǔ)音應(yīng)用時(shí)AD9861所需要的1.6384M、3.2768M時(shí)鐘以及CODEC AIC1110所需要的8K和2.048M時(shí)鐘。SDCLK本可以作為OMAP讀寫(xiě)的主時(shí)鐘，但必須要使用CAS信號(hào)作為讀寫(xiě)允許配合使用才行，為了節(jié)省布線資源，不用讀寫(xiě)允許，就直接用CAS作為寫(xiě)時(shí)鐘及OMAP側(cè)的地址產(chǎn)生使用，而SDCLK則用于產(chǎn)生一些同步脈沖。這些產(chǎn)生的時(shí)鐘除了輸出給外部芯片外，還在CPLD內(nèi)部作為地址產(chǎn)生的時(shí)鐘使用。3.2M和6.4M的時(shí)鐘產(chǎn)生是把16M的時(shí)鐘從0到4計(jì)數(shù)，由reset和ad_da_enable給計(jì)數(shù)器清零，這樣的模5計(jì)數(shù)器的最低位即為6.4M，次低位為3.2M時(shí)鐘。這種時(shí)鐘產(chǎn)生的方式只需要三個(gè)DFF，節(jié)省邏輯資源，而且不會(huì)產(chǎn)生毛刺，但產(chǎn)生的時(shí)鐘占空比不是50％，實(shí)踐證明在低速應(yīng)用時(shí)，AD9861是可以正常工作的。系統(tǒng)的時(shí)鐘時(shí)序如圖3所示。

圖3 時(shí)鐘時(shí)序

　　1.6384M和3.2768M時(shí)鐘的方法同理，只是需要把32.768M的時(shí)鐘20分頻而已，同樣計(jì)數(shù)器的清零由reset和ad_da_enable控制，這樣得到的模20計(jì)數(shù)器的第2位即為3.2768M，第三位為1.6384時(shí)鐘，時(shí)序跟上圖相似，這里就不再給出。

　　這四個(gè)時(shí)鐘被分時(shí)賦給AD9861的主時(shí)鐘ADA_CLK，具體是哪個(gè)時(shí)鐘被賦ADA_CLK，由收發(fā)切換信號(hào)TX_RX，語(yǔ)音和數(shù)據(jù)選擇信號(hào)V_D_SEL控制。當(dāng)TX_RX=’0’ 且V_D_SEL=’0’時(shí)，輸出給ADA_CLK的時(shí)鐘為1.6384M；當(dāng)TX_RX=’1’且V_D_SEL=’0’時(shí)，輸出給ADA_CLK的時(shí)鐘為3.2768M；當(dāng)TX_RX=’0’ 且D_SEL=’1’時(shí)，輸出給ADA_CLK的時(shí)鐘為3.2M；當(dāng)TX_RX=’1’ 且V_D_SEL=’1’時(shí)，輸出給ADA_CLK的時(shí)鐘為6.4M。

　　為了進(jìn)一步節(jié)省資源，可以考慮把模5和模20的計(jì)數(shù)器共用，方案如圖4所示，BIT1和BIT2即為所需的時(shí)鐘，這時(shí)前端時(shí)鐘源由V_D_SEL選擇，BIT1和BIT2的選擇輸出由TX_RX控制。

圖4 模5 模20 計(jì)數(shù)器共用的時(shí)鐘產(chǎn)生方案

　　2.048M的時(shí)鐘產(chǎn)生由32.768M時(shí)鐘16分頻得到，計(jì)數(shù)器的復(fù)位由reset和語(yǔ)音允許audcken控制，這樣得到的模16的計(jì)數(shù)器的高位即為2.048M時(shí)鐘。8K時(shí)鐘是對(duì)產(chǎn)生的2.048M時(shí)鐘256分頻得到。

　　3.3 地址產(chǎn)生

　　在使用雙口RAM作為數(shù)據(jù)緩存時(shí)，有兩部分地址產(chǎn)生電路：OMAP側(cè)地址產(chǎn)生電路和AD9861側(cè)地址產(chǎn)生電路。AD9861側(cè)地址產(chǎn)生電路和OMAP側(cè)地址產(chǎn)生電路大致相同，但由于這2個(gè)地址發(fā)生器同時(shí)使用，所以不能復(fù)用。OMAP的地址發(fā)生器框圖如下：

圖5 OMAP 的地址發(fā)生器

　　CAS 時(shí)鐘只負(fù)責(zé)對(duì)低3 位地址進(jìn)行計(jì)數(shù)，而最高位由于選擇2 個(gè)8×8RAM 中的一個(gè)，為防止adda 和OMAP 同時(shí)讀寫(xiě)同一個(gè)RAM，將OMAP 側(cè)的高位地址線取值為AD9861 側(cè)的地址最高位的反相。DMA 請(qǐng)求清零信號(hào)作用：在AD9861 側(cè)每觸發(fā)一次DMA 請(qǐng)求，就生成一個(gè)DMA 請(qǐng)求清零信號(hào)，用于復(fù)位OMAP 側(cè)地址發(fā)生器，避免由于某此誤觸發(fā)引起OMAP 讀寫(xiě)地址混亂。AD9861 側(cè)地址發(fā)生器如下：

圖6 AD9861 側(cè)地址發(fā)生器

　　4位地址總線的低3位用于選擇同一片RAM中的8個(gè)地址，最高位用于選擇2個(gè)8×8RAM中的一個(gè)，收發(fā)切換信號(hào)用于在收發(fā)切換時(shí)給地址發(fā)生器清零，復(fù)位由于邏輯誤觸發(fā)導(dǎo)致的地址總線錯(cuò)誤。