直擴OQPSK系統(tǒng)載波跟蹤的設(shè)計及FPGA實現(xiàn)

　　載波NCO輸出信號為：可由其對兩路正交信號進行頻率和相位調(diào)整。為了抑制倒相現(xiàn)象的發(fā)生，可將I支路分別與CI(k)和CQ(k)相乘，并進行解擴處理。若擴頻碼已經(jīng)取得完全同步，因I、Q兩路擴頻碼近似正交，則RII(t)遠(yuǎn)大于RIQ(t)和噪聲分量。然后由此誤差來控制載波NCO并產(chǎn)生相應(yīng)載波，再跟蹤輸入信號載波。

　　系統(tǒng)仿真時，可取10個二進制雙極性碼為信碼，中頻取7．2 MHz，載波NCO相位累加器的位寬為18位，載波NCO的參考頻率為28．8 MHz。這樣，載波NCO的輸出頻率精度為28．8 MHz／218≈0．1 kHz 。然后由NCO頻率控制字公式k=f02N/fc，即可計算頻率控制字的輸入。

　　跟蹤環(huán)路中累加器的長度為一個信碼的長度即一個擴頻碼周期，由此發(fā)射載頻和本地載波跟蹤環(huán)路，即可輸出瞬時相位誤差，其具體數(shù)據(jù)如表1所列。

　　根據(jù)表1中的數(shù)據(jù)，由式ω=0θ／(NTpn)可計算出補償頻率，經(jīng)驗證與頻偏大致相同(誤差不超過300 Hz)。其中θ為表1中的誤差，N為擴頻碼序列的長度；Tpn為擴頻碼一個碼片時間。把該補償頻率與載波NCO系統(tǒng)之前輸出的頻率相加，然后計算出載波NCO頻率控制字的輸入，即可產(chǎn)生所需頻率。在實際項目開發(fā)中，載波跟蹤環(huán)路算法可在FPGA中實現(xiàn)。

　　3 載波NCO的設(shè)計

　　載波NCO可由ALTERA提供的IP核生成，也可由自己設(shè)計，圖2所示是載波NCO的設(shè)計原理圖。

　　由圖2可見，載波NCO主要由相位累加器、相位調(diào)制器和波形存儲器三部分組成。

　　3．1 相位累加器

　　相位累加器是NCO的核心，可完成相位累加功能。每來一個時鐘脈沖，累加器都將頻率控制字FW(N-1：0)與寄存器輸出的相位累加數(shù)據(jù)相加，再把相加后的結(jié)果送至累加器的輸入端。同時寄存器將加法器在上一個時鐘作用后產(chǎn)生的相位數(shù)據(jù)反饋到加法器的輸入端，以使加法器在下一個時鐘作用下繼續(xù)與頻率控制字進行相加。這樣，相位累加器即可在時鐘的作用下進行相位累加。每當(dāng)累加器加滿時，產(chǎn)生一次溢出，以控制各寄存器異步清零，從而完成一個周期動作。而當(dāng)下一時鐘來時，再開始下一周期的累加。這里的頻率控制字與輸出頻率f0的關(guān)系式為：

k=f02N/f

　　3．2 相位調(diào)制器

　　相位調(diào)制器可接收相位累加器的相位輸出。這里應(yīng)加一個相位偏移值，主要用于實現(xiàn)信號的相位調(diào)制，如PSK(相移鍵控)等，在不使用時可以去掉該部分，或加一個固定的相位控制字。

　　3．3 波形存儲器

　　波形存儲器即正弦ROM查找表，它采用相位累加器輸出的數(shù)據(jù)作為波形存儲器的取樣地址，然后進行波形的相位一幅值轉(zhuǎn)換，從而在給定的時間上確定輸出的波形的抽樣幅值。N位的尋址ROM相當(dāng)于把0~360°的正弦信號離散成具有2N個采樣值的序列。若波形有D位數(shù)據(jù)位，則2N個采樣值的幅值將以D位二進制數(shù)固化在ROM中，這樣，按照地址的不同，就可以輸出相應(yīng)的正弦信號的幅值。

　　4 結(jié)束語

　　本文介紹了直擴OQPSK系統(tǒng)載波跟蹤的原理及FPGA實現(xiàn)方法。經(jīng)實際的系統(tǒng)調(diào)試證明，該方法能有效的抑制OQPSK調(diào)制的倒相現(xiàn)象，即能在相位誤差積累到一定程度后，有效地反饋到載波NCO的輸入端．從而有效實現(xiàn)對高速運動目標(biāo)的載波跟蹤。