基于FPGA的軟件無線電平臺設計　

　　1.2 ADC模數(shù)轉換

　　軟件無線電要求ADC，DAC盡可能的靠近天線，這需要很高的ADC的采樣率，采樣精度，動態(tài)范圍等特征[11~13]。AD9042是一款高性能高速ADC芯片，采用的是兩級子區(qū)式轉換結構，這種設計既保證了所需的轉換精度和轉換速度，又降低了功耗，同時也減小了芯片尺寸，AD9042系統(tǒng)原理如圖2所示[10]。AD9042可以保證的最小采樣率可達41MHZ, 12bit精度，80dB無寄生動態(tài)范圍。

　　1.3 DDS直接頻率合成

　　由于數(shù)字信號處理的處理速度有限，往往難以對A/D采樣得到的高速率數(shù)字信號直接進行各種類別的實時處理。為了解決這一矛盾，需要采用數(shù)字下變頻技術，將采樣得到的高速率信號變成低速率基帶信號，以便進行下一步的信號處理。數(shù)字下變頻技術在軟件無線電和各類數(shù)字化接收機中得到了廣泛應用。寬帶數(shù)字下變頻器基于外差接收機的原理，包括數(shù)字混頻、低通濾波、抽取三個環(huán)節(jié)[12]。抽取后得到和信號帶寬匹配的基帶抽樣信號，實現(xiàn)從寬頻帶中提取窄帶信號的目的。Xilinx提供的專用DDS(Direct Digital Synthesizer) IP模塊用以實現(xiàn)數(shù)字下變頻功能。

　　1.4 CPU控制單元

　　Virtex-4 FX系列FPGA集成了運行速度高達450 MHz的雙32位嵌入式PowerPC，每個處理器可提供超過700 Dhrystone MIPS的性能，是普通FPGA中處理器性能的三倍。兩個完全集成的UNH認證的10/100/1000 Ethernet MAC進一步提升了Virtex-4 FX處理平臺的性能，從而提高了FPGA資源的可用性。本系統(tǒng)以PowerPC作為該系統(tǒng)的指令處理和控制單元，可以避免純硬件設計復雜，通用性差和不容易協(xié)調(diào)控制的缺點。PowerPC是本系統(tǒng)SoPC架構的核心組成部分，擔負算法實現(xiàn)和中央控制兩部分任務。Virtex-4 FX內(nèi)部有大量乘法器可供調(diào)用，能夠充分滿足各種數(shù)字信號處理要求;PowerPC與前文提到用Verilog-HDL 設計的DSP模塊連接，使整個系統(tǒng)具有實時動態(tài)信號的處理能力。PowerPC作為控制器的狀態(tài)流程如圖3所示。

　　2 FSK設計實例及仿真結果

　　在現(xiàn)代通信中，調(diào)制器的載波信號幾乎都是正弦信號，數(shù)字基帶信號通過調(diào)制器改變正弦載波頻率，產(chǎn)生移頻鍵控(FSK)信號。FSK時域表達式為