利用FPGA簡(jiǎn)化3GPP-LTE基帶開發(fā)

　　未來發(fā)展方向

　　快速、低延遲連接是LTE的關(guān)鍵要求，而且在超4G的時(shí)代將依然如此。隨著這些以數(shù)據(jù)為中心的無線系統(tǒng)的演進(jìn)，許多采用傳統(tǒng)DSP和FPGA分區(qū)方法的公司將發(fā)現(xiàn)，在不同芯片間傳輸數(shù)據(jù)的開銷高得難以接受。對(duì)于希望在產(chǎn)品設(shè)計(jì)中尋求額外優(yōu)勢(shì)的設(shè)計(jì)人員來說，他們可以更輕松地使用基于FPGA的解決方案。擺脫了傳統(tǒng)系統(tǒng)設(shè)計(jì)方法束縛的工程師，將開發(fā)出嶄新的產(chǎn)品，遠(yuǎn)離那些將繼續(xù)困擾競(jìng)爭(zhēng)對(duì)手的性能問題和開發(fā)瓶頸。

　　LogiCOREs內(nèi)部

　　賽靈思最近推出的LTE通道編碼器和解碼器LogiCOREs是專為3GPP rel8 E-UTRA eNB基帶處理設(shè)計(jì)的，符合3GPP TS 36.211 v8.2.0和TS 36.212 v8.2.0（2008-03）規(guī)范。它們將支持帶寬高達(dá)20 MHz、采用普通（短）CP、64-QAM調(diào)制技術(shù)和兩個(gè)MIMO代碼字的不同配置。這兩種產(chǎn)品都可以處理FDD和TDD幀結(jié)構(gòu)，因此非常適合從TD-SCDMA標(biāo)準(zhǔn)演進(jìn)而來的系統(tǒng)。

　　這種編碼器和解碼器都作為獨(dú)立的參數(shù)化IP塊提供，可以通過Coregen軟件工具輕松集成到客戶的設(shè)計(jì)中。為了簡(jiǎn)化設(shè)計(jì)集成，賽靈思可以為它們提供全面的測(cè)試、模擬和C模型，幫助完成系統(tǒng)模擬。