新環(huán)境、新工藝、新挑戰(zhàn)下的FPGA發(fā)展策略

與EDA廠商：合作而非競(jìng)爭(zhēng)

去年10月的一次FPGA用戶(hù)調(diào)查曾顯示，有50%的用戶(hù)表示設(shè)計(jì)工具應(yīng)該更好，用戶(hù)對(duì)于FPGA設(shè)計(jì)工具最不滿(mǎn)的是布線(xiàn)和時(shí)序預(yù)算。Altera公司的Quartus II軟件版本目前已升至9.0，這個(gè)統(tǒng)一的設(shè)計(jì)環(huán)境能完成Altera CPLD、FPGA和HardCopy ASIC全系列產(chǎn)品的開(kāi)發(fā)，并支持新40nm產(chǎn)品Stratix IV GT和Arria II GX。新增功能包括：新的SSN分析器工具——提示設(shè)計(jì)人員在引腳分配期間可能出現(xiàn)的同時(shí)開(kāi)關(guān)噪聲(SSN)違規(guī)，更迅速地實(shí)現(xiàn)電路板設(shè)計(jì)，提高信號(hào)完整性；增強(qiáng)SOPC Builder——簡(jiǎn)化了硬件和軟件工程師之間的信息傳遞，增強(qiáng)了GUI，大型系統(tǒng)顯示更加清晰；亞穩(wěn)態(tài)分析——提供工具來(lái)自動(dòng)識(shí)別可能出現(xiàn)的亞穩(wěn)態(tài)電路問(wèn)題，自動(dòng)報(bào)告平均故障間隔時(shí)間(MTBF)；增強(qiáng)引腳規(guī)劃器——提供新的時(shí)鐘網(wǎng)絡(luò)查看功能，幫助設(shè)計(jì)人員更好地管理時(shí)鐘資源。

“軟件的質(zhì)量決定客戶(hù)是否會(huì)繼續(xù)使用你的產(chǎn)品，能抓住工程師的還包括軟件和IP組合。我們必需確保為每一類(lèi)用戶(hù)提供合適的工具、IP和設(shè)計(jì)支持，更好地幫助他們完成自己的設(shè)計(jì)?！盌anne表示，“這也是Altera的市場(chǎng)份額能逐年上升的原因之一。”

我們認(rèn)為45nm的競(jìng)爭(zhēng)很大程度上也取決于軟件。“EDA廠商不會(huì)針對(duì)不同F(xiàn)PGA廠商提供不同的服務(wù)，而我們一般采用會(huì)同時(shí)進(jìn)行硬件和軟件開(kāi)發(fā)，軟件通常在芯片量產(chǎn)前六個(gè)月就可以付諸使用。EDA廠商做不到這一點(diǎn)?！盚ata表示。

“當(dāng)然，EDA廠商在PLD領(lǐng)域的確扮演者非常重要的角色，不過(guò)，我們不認(rèn)為EDA廠商是我們的競(jìng)爭(zhēng)對(duì)手，所以我們不會(huì)與他們進(jìn)行競(jìng)爭(zhēng)，而是努力與他們合作。主流EDA廠商如Cadence、Mentor Grapics、Synopsys和Synplicity等都已和我們有多年的合作。”Danne表示。