<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > FPGA+DSP核心架構(gòu)的實(shí)時三維圖像信息處理

          FPGA+DSP核心架構(gòu)的實(shí)時三維圖像信息處理

          作者: 時間:2009-01-09 來源:網(wǎng)絡(luò) 收藏

          3 軟件設(shè)計與實(shí)現(xiàn)

          3.1 圖像預(yù)處理算法

          如圖3,激光帶預(yù)處理算法的實(shí)現(xiàn)[2]為:由于有激光幀和無激光幀是依次交替產(chǎn)生的,因此首先要保存一幀有激光幀,在其下一幀,即無激光幀到來時,將保存的有激光幀和當(dāng)前無激光幀的相同行、列的點(diǎn)相減,再對結(jié)果進(jìn)行亮度提取,處理完成后的數(shù)據(jù)存入目標(biāo)緩存。



          如圖4,實(shí)現(xiàn)提取輪廓線算法分為三個部分[3],首先由計算比較模塊對輸入像素點(diǎn)的值與預(yù)先計算好的閾值進(jìn)行比較,判斷其是否為目標(biāo)像素;然后利用一個序列檢測模塊進(jìn)行一維尺度濾波以去除某些噪聲點(diǎn);再經(jīng)過一個邊緣檢測模塊,提取出每行的第一個目標(biāo)像素作為目標(biāo)的左邊緣點(diǎn);完成后將此點(diǎn)所對應(yīng)的列地址數(shù)據(jù)存入目標(biāo)緩存。在某些情況下,可能整行都檢測不到邊緣點(diǎn),這時將0存入目標(biāo)緩存作為無邊緣點(diǎn)的標(biāo)識。



          提取中心線算法實(shí)現(xiàn)比較簡單,只需對目標(biāo)緩存的寫允許信號加以控制,使RGB數(shù)據(jù)只能在每行的中心點(diǎn)處寫入目標(biāo)緩存即可。

          3.2 三維重建和構(gòu)型

          如圖5所示,高速將根據(jù)預(yù)處理信息得到的激光標(biāo)志線、輪廓線和中心顏色線數(shù)據(jù)與源數(shù)字化圖像結(jié)合起來進(jìn)行三維重建。首先根據(jù)獲取的圖像標(biāo)志點(diǎn)數(shù)據(jù)結(jié)合控制點(diǎn)三維坐標(biāo)數(shù)據(jù)計算出系統(tǒng)定標(biāo)數(shù)據(jù);其次根據(jù)輪廓線計算物體外表面展開圖,再依據(jù)定標(biāo)數(shù)據(jù)結(jié)合展開圖和機(jī)械參數(shù)對圖像中的坐標(biāo)點(diǎn)進(jìn)行計算,給出數(shù)據(jù)集,輸出深度數(shù)據(jù)文件;最后對多次掃描的數(shù)據(jù)進(jìn)行融合,將離散點(diǎn)構(gòu)型成立體模型(或立體彩色模型),將模型生成DXF、STL等數(shù)據(jù)文件傳入PC機(jī),使用后端處理軟件進(jìn)行顯示[3]。

          3.3 算法實(shí)現(xiàn)

          圖像預(yù)處理算法設(shè)計使用Verilog HDL在Xilinx公司的ISE8.1集成編譯環(huán)境下成功實(shí)現(xiàn);開發(fā)流程不再贅述。

          三維重建算法已使用C語言在ADI公司Visual ++環(huán)境下成功實(shí)現(xiàn)[4]。算法實(shí)現(xiàn)步驟如下:①用C語言編程實(shí)現(xiàn)算法。②使用Visual DSP++編譯器將源程序編譯成目標(biāo)文件。③根據(jù)產(chǎn)生的目標(biāo)文件,分析結(jié)果及源程序結(jié)構(gòu)并優(yōu)化源代碼。④應(yīng)用TigerSHARC 201評估板進(jìn)行運(yùn)算時間評估。⑤重復(fù)上述步驟直至達(dá)到系統(tǒng)實(shí)時性要求,最后下載到目標(biāo)板。

          整個系統(tǒng)聯(lián)機(jī)運(yùn)行穩(wěn)定,滿足設(shè)計要求,實(shí)時性好。

          實(shí)時三維圖像信息處理以其數(shù)據(jù)量大、速度要求高、處理過程復(fù)雜的特點(diǎn)使其難以使用集成電路實(shí)現(xiàn)。本文研究的以目前最新高性能處理器的+DSP為核心架構(gòu)的三維圖像處理系統(tǒng)精心設(shè)計了算法的硬件實(shí)現(xiàn),充分利用了兩種處理器的長處。實(shí)驗(yàn)表明,該系統(tǒng)有著良好的性能,對實(shí)現(xiàn)基于網(wǎng)絡(luò)的實(shí)時三維掃描應(yīng)用,如三維傳真、機(jī)械遠(yuǎn)程加工、快速成型和虛擬現(xiàn)實(shí),有著重要的意義。

          參考文獻(xiàn)

          [1] LEI HAIJUN,LI DEHUA.High-Speed aerial image processing system based on DSP,In neural nerwork and distributed processing,Proceedings of SPIE Vol.4555,2001:131-136

          [2] 雷海軍,李德華,王建永等.一種結(jié)構(gòu)光條紋中心快速檢測方法[J].華中科技大學(xué)學(xué)報,2003,31(1):74-76.

          [3] 金 剛.三維掃描儀中三維信息獲取理論與技術(shù)研究[D].華中科技大學(xué)博士學(xué)位論文,2002,(3)

          [4] 陸海東,吳明贊.基于+DSP結(jié)構(gòu)的小波圖像處理系統(tǒng)設(shè)計[J],電子技術(shù)應(yīng)用,2006,(3)93-95


          上一頁 1 2 3 下一頁

          關(guān)鍵詞: FPGA DSP 實(shí)時圖像處理

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();