<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 電源與新能源 > 設計應用 > 如何通過RTL分析、SDC約束和綜合向導進行FPGA設計

          如何通過RTL分析、SDC約束和綜合向導進行FPGA設計

          作者: 時間:2014-01-21 來源:網絡 收藏
          公司還同Synopsys 開展密切合作。這兩家公司共同研究如何讓綜合工具接受盡可能多的自動生成的 SDC,同時避免設計人員進行任何手動修改。由于 SDC 格式對不同工具的使用差異很小,因此工作團隊快速明確命名方案是順利實現(xiàn)互操作性的一大挑戰(zhàn)。

          本文引用地址:http://www.ex-cimer.com/article/226767.htm

          這里的解決方案是在綜合的第一階段(編譯)后截取映射名稱,在 BluePearl 軟件套件的 SDC 生成工具中使用名稱,并為綜合工具的第二階段(優(yōu)化)提供適當?shù)腟DC。該方法給FPGA設計人員提供了一個最佳解決方案,無需花時間處理格式化問題。


          能取得哪些實際的效果

          Blue Pearl 軟件套件能實現(xiàn)一些任務的自動化, 設計人員對其結果質量(QoR) 很滿意。表 1 顯示了用 Blue Pearl 軟件套件自動生成SDC,能將示例設計的 QoR 提升 20%,該示例采用多個 IP 核,其中包括 Verilog 的R1200 和 VHDL 的 AES 加密。

          如何通過RTL分析、SDC約束和綜合向導進行FPGA設計

          人員來說,降低壓力、簡化工作的一個好辦法就是跟別人一樣添加RTL分析、SDC 生成和綜合向導工具。


          上一頁 1 2 下一頁

          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();